Couvre les considérations de conception pour les circuits NAND tridimensionnels, en se concentrant sur le dimensionnement des transistors et l'optimisation des performances.
Explore les techniques de test pour les systèmes VLSI numériques, couvrant la modélisation des défauts, la génération de modèles de test et la conception pour la testabilité.
Fournit une vue d'ensemble de la technologie derrière les portes logiques, couvrant les familles TTL et CMOS et abordant les dangers statiques et dynamiques, les horloges fermées et le débouncing des commutateurs.
Explore le concept de coefficient d'inversion dans la conception de circuits intégrés analogiques de faible puissance, en mettant l'accent sur les compromis pour une consommation d'énergie minimale.
Introduit des schémas de configuration dans les circuits intégrés, couvrant les règles de conception, les schémas physiques et la prévention du verrouillage CMOS.
Fournit une vue d'ensemble du fonctionnement de MOSFET, en se concentrant sur les caractéristiques NMOS et PMOS, y compris les équations actuelles et les effets de modulation de canal.
Explore les principes et les méthodologies de conception des circuits intégrés, couvrant les flux de conception, les styles VLSI, les niveaux d'abstraction et l'écosystème des semi-conducteurs.
Introduit les bases de la conception physique dans la conception des puces VLSI, en mettant l'accent sur les caractéristiques de mise en page, le câblage d'alimentation et l'optimisation de la disposition des portes.
Explore l'optimisation de conception de faible puissance dans les transistors MOSFET, en se concentrant sur les coefficients d'inversion et l'efficacité de transconductance pour une performance maximale.
Explore les techniques d'emballage MEMS avancées, y compris la technologie flip-chip et le collage au niveau des plaquettes pour le contrôle du stress et l'étanchéité hermétique.