Concevoir des circuits NAND tridimensionnels: considérations clés

Cette séance de cours traite de la conception de circuits NAND tridimensionnels, en se concentrant sur les défis et les solutions liés au dimensionnement des transistors PMOS et NMOS. L'instructeur commence par analyser un circuit inverseur, en soulignant l'impact significatif de la capacité sur les performances. Une simulation montre que le temps de charge est plus long que le temps de décharge en raison de la mobilité plus faible des trous dans les transistors PMOS par rapport aux électrons dans les transistors NMOS. Pour y remédier, l'instructeur propose d'augmenter la largeur des transistors PMOS à trois fois celle des transistors NMOS, ce qui se traduit par des temps de charge et de décharge équilibrés. La séance de cours explore en outre la conception d'une porte NAND à trois entrées, soulignant l'importance du dimensionnement des transistors pour obtenir des performances optimales. L'instructeur discute également de l'influence des capacités parasites et de la nécessité de tenir compte des capacités internes dans les conceptions pratiques. La séance de cours se termine par un aperçu complet des facteurs affectant la performance des fonctions logiques complexes, fournissant des informations précieuses pour les concepteurs de circuits.