Séance de cours

Détails d'emballage: Intégration 3D et technologies avancées

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

MICRO-534: Advanced MEMS & microsystems

In depth analysis of the operation principles and technology of advanced micro- and nanosystems. Familiarisation to their implementation into products and their applications. ...

Description

Cette séance de cours couvre les technologies d'emballage MEMS avancées, y compris l'intégration 3D, l'emballage au niveau des plaquettes, à travers des vias en silicium et l'emballage hermétique. Il traite des avantages de l'intégration 3D, des différences entre l'intégration 2.5D et 3D et des processus de fabrication des TSV. L'instructeur explique l'importance des emballages hermétiques, des matériaux utilisés, des techniques de collage et du rôle des getters. Diverses techniques d'emballage telles que le collage en surface, le collage anodique et le collage eutectique sont explorées, en soulignant leurs avantages et leurs inconvénients. La séance de cours explore également les défis de la caractérisation des fuites de gaz dans les emballages hermétiques et la nécessité de systèmes compacts grâce à des solutions 3D au niveau des puces.

Enseignant·e·s (2)

Niels Quack

Prof. Dr. Niels Quack received the M.Sc. degree from Ecole Polytechnique Fédérale de Lausanne (EPFL), Lausanne, Switzerland, in 2005, and the Dr.Sc. degree from Eidgenössische Technische Hochschule Zürich (ETH), Zürich, Switzerland, in 2010. From 2011 to 2015, he was Postdoctoral Researcher and Visiting Scholar with the Integrated Photonics Laboratory, Berkeley Sensor and Actuator Center, University of California, Berkeley, CA, USA. From 2014 to 2015, he was Senior MEMS Engineer with Sercalo Microtechnology, Neuchâtel, Switzerland. He is currently an SNSF Assistant Professor with Ecole Polytechnique Fédérale de Lausanne (EPFL), Lausanne, Switzerland. He has authored and co-authored more than 50 papers in leading technical journals and conferences. His research interests include photonic micro and nanosystems, with an emphasis on diamond photonics and silicon photonic MEMS. He is Steering Committee Member of the IEEE International Conference on Optical MEMS and Nanophotonics (OMN) and served as General Chair of the IEEE OMN 2018 and the Latsis Symposium 2019 on Diamond Photonics. He is a Senior Member of IEEE, Member of The Optical Society (OSA) and life member of SPIE.

Danick Briand

Enseignement et PhD A dirigé les thèses EPFL de Alessio Mancinelli, Silvia Demuru, Ryan van Dommelen, Morgan Mc Kay Monroe, Nicolas Francis Fumeaux, James Alec Pierce Bourely A co-dirigé les thèses EPFL de Jérôme Courbat, Don Isarakorn, David de Koninck, Rahel Strässle, Rokhaya Gueye, Francisco Molina Lopez, Pattanaphong Janphuang, Andres Felipe Vasquez Quintero, Alexis Pierre Henri Marette Cours Advanced MEMS & microsystems MICRO-534 Approfondissement des principes de fonctionnement et tech

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Microprocesseur

Concepts associés (20)

Encapsulation (électronique)

In electronics manufacturing, integrated circuit packaging is the final stage of semiconductor device fabrication, in which the block of semiconductor material is encapsulated in a supporting case that prevents physical damage and corrosion. The case, known as a "package", supports the electrical contacts which connect the device to a circuit board. In the integrated circuit industry, the process is often referred to as packaging. Other names include semiconductor device assembly, assembly, encapsulation or sealing.

Boîtier de circuit intégré

alt=Boîtier de circuit intégré de type CDIP à 24 broches.|vignette|Boîtier de circuit intégré de type CDIP à 24 broches. Un boîtier ou boitier de circuit intégré (ou package) est un boîtier servant à la fois de jonction électrique et d'interface mécanique entre la puce du circuit intégré et le circuit imprimé. Il est généralement composé de plastique, parfois de céramique, rarement de métal. Certains boîtiers possèdent des fenêtres transparentes permettant par exemple l'effacement par ultraviolet de certaines mémoires (EPROM).

Package on a package

Package on a package (PoP) is an integrated circuit packaging method to vertically combine discrete logic and memory ball grid array (BGA) packages. Two or more packages are installed atop each other, i.e. stacked, with a standard interface to route signals between them. This allows higher component density in devices, such as mobile phones, personal digital assistants (PDA), and digital cameras, at the cost of slightly higher height requirements. Stacks with more than 2 packages are uncommon, due to heat dissipation considerations.

Via traversant

Dans le domaine de l'industrie des semi-conducteurs, un via traversant (en anglais through-silicon via) est un contact électrique réalisé dans la verticalité du substrat, permettant d'établir une connexion entre les deux faces. Ainsi les contacts peuvent être repris sur la face du substrat opposée à la face active où se trouvent les dispositifs microélectroniques ou électromécaniques. Le principal intérêt de l'utilisation de via traversants est de pouvoir interconnecter une puce sur une autre, ou sur un substrat (circuit imprimé), par rapport de puce, sans avoir recours à un câblage par fil.

Quad Flat Package

En électronique, Quad Flat Package (QFP) est un type de boîtier de circuit intégré destiné à être directement soudé sur circuit imprimé. Ce boîtier est normalisé suivant la JEDECNorme JEDEC JEP130A sur les packages de circuits intégrés Le boîtier rectangulaire (en plastique ou en céramique) est doté de broches de connexion sur ses 4 côtés (jusqu'à 200 broches). Les broches sont généralement espacées de 0,4 à 1 mm, et sont extérieures au boîtier contrairement aux QFN. BQFP : Bumpered Quad Flat Package BQFPH

Afficher plus

Séances de cours associées (18)

Emballage des systèmes intelligents

Couvre l'emballage des systèmes intelligents, des systèmes de soudure, des principaux types d'interconnexion de puces et des tendances d'emballage.

Débit du processus d'emballage des puces: étapes majeures

Couvre les principales étapes de l'emballage à puce et l'évolution des technologies d'emballage.

Emballage MEMS avancé

Explore les techniques d'emballage MEMS avancées, y compris la technologie flip-chip et le collage au niveau des plaquettes pour le contrôle du stress et l'étanchéité hermétique.

Test des systèmes VLSI

Couvre les techniques de test pour les systèmes VLSI numériques, y compris la modélisation des défauts et la conception pour la testabilité.

Emballage des systèmes intelligents

Explore les contraintes dans les systèmes d'emballage, l'assemblage hiérarchique, le processus d'emballage des puces, l'importance de la soudure et les soudures sans Pb.

Afficher plus

Concepts associés (20)

Encapsulation (électronique)

Boîtier de circuit intégré