Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.

Séance de cours

Conception pour la testabilité: Techniques et matériel

Dans cours

EE-530: Test of VLSI systems

Test of VLSI Systems covers theoretical knowledge related to the major algorithms used in VLSI test, and design for test techniques. Basic knowledge related to computer-aided design for test techniques, and their integration into a design-flow are presente ...

Description

Cette séance de cours couvre la conception des techniques de testabilité (DFT) dans les systèmes VLSI, en mettant l'accent sur la détection des défauts, la réduction du développement des tests et le temps d'exécution. Il explore les méthodes DFT ad-hoc et structurées, la conception de balayage et le fonctionnement de l'architecture de parcours de balayage. La présentation se penche sur les exigences matérielles, les procédures de mise en page de numérisation et l'évolution des tests traditionnels de PCB vers JTAG boundary scan. Il traite également de la norme IEEE 1149.1-1990 JTAG, de la logique de test du système et des signaux du contrôleur TAP. La séance de cours se termine par un aperçu des cellules boundary-scan, des vues de la chaîne de numérisation et des types d'instructions dans le processus JTAG.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Enseignant·e

Alexandre Schmid

Alexandre Schmid received the M.Sc. degree in microengineering and the Ph.D. degree in electrical engineering from the Swiss Federal Institute of Technology (EPFL), Lausanne, Switzerland, in 1994 and 2000, respectively. Since 1994, he has been with the EPFL, working with the Integrated Systems Laboratory as a Research and Teaching Assistant, and with the Electronics Laboratories as a Postdoctoral Fellow. In 2002, he was a Senior Research Associate with the Microelectronic Systems Laboratory, where he has been conducting research in the fields of bioelectronic interfaces and implantable biomedical electronics, nonconventional signal processing and neuromorphic hardware, and reliability of nanoelectronic devices, and also teaches with the Microengineering and Electrical Engineering Departments of EPFL. Since 2011, he is a Maître d'Enseignement et de Recherche (MER) Faculty Member with EPFL. He is a coauthor of two books, Reliability of Nanoscale Circuits and Systems, Methodologies and Circuit Architectures, Springer, 2011, and Wireless Cortical Implantable Systems, Springer, 2013, and a coeditor of one book, as well as over 100 articles published in journals and conferences. Dr. Schmid has served as the General Chair of the Fourth International Conference on Nano-Networks in 2009 and has been serving as an Associate Editor of the Institute of Electrical, Information, and Communication Engineers Electronics Express since 2009.

Source officielle

Concepts associés (32)

Boundary scan

Boundary scan is a method for testing interconnects (wire lines) on printed circuit boards or sub-blocks inside an integrated circuit. Boundary scan is also widely used as a debugging method to watch integrated circuit pin states, measure voltage, or analyze sub-blocks inside an integrated circuit. The Joint Test Action Group (JTAG) developed a specification for boundary scan testing that was standardized in 1990 as the IEEE Std. 1149.1-1990.

Joint Test Action Group

Le JTAG (pour Joint Test Action Group) est le nom de la norme IEEE 1149.1 intitulée « Standard Test Access Port and Boundary-Scan Architecture », qui été normalisée en 1990. Le terme JTAG, désignant le groupe de travail qui a conçu la norme, est abusivement (mais très largement) utilisé au lieu du terme générique Boundary Scan, ou du sigle TAP (Test Access Port, port d'accès de test). La technique de boundary scan (littéralement, « scrutation des frontières ») est conçue pour faciliter et automatiser le test des cartes électroniques numériques.

Automatisation de test

L'automatisation de test permet de jouer à volonté des tests de régression à la suite de la livraison d'une nouvelle version d'une application. L'automatisation d'un test n'a de sens que si le test répond à un certain nombre de critères : le test est systématique : il doit être exécuté à chaque nouvelle version de l'application. le test est répétitif : il est présent dans de nombreux scénarios de test. le test est automatisable : il est possible techniquement de faire jouer le test par un robot.

Test driven development

Test-Driven Development (TDD), ou développement piloté par les tests en français, est une méthode de développement de logiciel qui consiste à concevoir un logiciel par des itérations successives très courtes (ou petits pas), telles que chaque itération est accomplie en formulant un sous-problème à résoudre sous forme d'un test avant d'écrire le code source correspondant, et où le code est continuellement remanié dans une volonté de simplification. À l'origine, il s'agissait simplement d'écrire les tests avant de coder, et cette méthode s'appelait le Test-First Design.

Test unitaire

En programmation informatique, le test unitaire (ou « T.U. », ou « U.T. » en anglais) est une procédure permettant de vérifier le bon fonctionnement d'une partie précise d'un logiciel ou d'une portion d'un programme (appelée « unité » ou « module »). Dans les applications non critiques, l'écriture des tests unitaires a longtemps été considérée comme une tâche secondaire. Cependant, les méthodes Extreme programming (XP) ou Test Driven Development (TDD) ont remis les tests unitaires, appelés « tests du programmeur », au centre de l'activité de programmation.

Afficher plus

Séances de cours associées (24)

Introduction aux transformateurs

Couvre les fondamentaux des processeurs, de la logique numérique à l'exécution de programme, y compris les composants comme ALU, fichier de registre, et la logique de contrôle.

Interruptions parallèles de Port & Nios II

Couvre la conception d'une interface de port parallèle programmable pour un bus Avalon et l'architecture du processeur Nios II.

Circuits dans les nanotechnologies émergentes

Explore les défis et les opportunités dans les nanotechnologies émergentes, en se concentrant sur les nouvelles technologies de mémoire et la nécessité d'innovations architecturales.

Tests basés sur la propriété: techniques avancées

Explore les techniques de test logiciel avancées, y compris les tests basés sur les propriétés, pour assurer l'exactitude du code et améliorer la qualité du logiciel.

Conception pour la testabilité: techniques et méthodes Connectez-vous à Mediaspace pour regarder cette vidéo

Explore les techniques de conception pour la testabilité dans les systèmes VLSI, couvrant les méthodes ad hoc et structurées, la conception de numérisation et les normes de test modernes.

Afficher plus

Concepts associés (32)

Boundary scan

Joint Test Action Group

Automatisation de test

Test driven development

Test unitaire

Afficher plus