Séance de cours

Introduction aux transformateurs

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Description

Cette séance de cours présente les bases des processeurs, couvrant la fonctionnalité de la logique numérique, les blocs de construction séquentielle, la logique combinée, les mémoires et les outils logiciels pour la programmation et les tests de conception FPGA. Il s'inscrit dans un exemple de programme simple, expliquant la manipulation des données et le flux de programme. La séance de cours progresse pour discuter des composants des processeurs, y compris datapath et chemin de contrôle, ainsi que des exigences matérielles telles que l'ALU, le fichier de registre, et la logique de contrôle. Il explore également l'architecture de Von Neumann, l'importance de l'architecture des ensembles d'instructions (ISA) et l'importance de fixer une ISA pour la compatibilité binaire et l'innovation.

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Microprocesseur

Concepts associés (32)

Logique séquentielle

En théorie des circuits électroniques, la logique séquentielle est un type de logique dont les résultats ne dépendent pas seulement des données actuellement traitées mais aussi des données traitées précédemment. Elle s'oppose à la logique combinatoire, dont les résultats sont fonction et seulement fonction des données actuellement traitées. En d'autres termes, la logique séquentielle utilise la notion de mémoire de stockage (Bascules, registres, etc.) alors que la logique combinatoire n'en a pas.

Combinational logic

In automata theory, combinational logic (also referred to as time-independent logic or combinatorial logic ) is a type of digital logic which is implemented by Boolean circuits, where the output is a pure function of the present input only. This is in contrast to sequential logic, in which the output depends not only on the present input but also on the history of the input. In other words, sequential logic has memory while combinational logic does not.

Instruction set architecture

In computer science, an instruction set architecture (ISA), also called computer architecture, is an abstract model of a computer. A device that executes instructions described by that ISA, such as a central processing unit (CPU), is called an implementation. In general, an ISA defines the supported instructions, data types, registers, the hardware support for managing main memory, fundamental features (such as the memory consistency, addressing modes, virtual memory), and the input/output model of a family of implementations of the ISA.

Porte logique

vignette|Composants TTL Une porte logique (gate) est un circuit électronique réalisant des opérations logiques (booléennes) sur une séquence de bits. Cette séquence est donnée par un signal d'entrée modulé en créneau (signal carré), et cadencé de façon précise par un circuit d'horloge, ou quartz. Les opérations logiques sont réalisées électriquement par une combinaison de bascules ou inverseurs, à base de transistors. Étant donné les capacités d'intégration en électronique, un circuit intégré comporte généralement plusieurs portes à la fois.

No instruction set computing

No instruction set computing (NISC) is a computing architecture and compiler technology for designing highly efficient custom processors and hardware accelerators by allowing a compiler to have low-level control of hardware resources. NISC is a statically scheduled horizontal nanocoded architecture (SSHNA). The term "statically scheduled" means that the operation scheduling and Hazard handling are done by a compiler. The term "horizontal nanocoded" means that NISC does not have any predefined instruction set or microcode.

Afficher plus

Séances de cours associées (64)

Comprendre le multithreading simultané dans les processeurs modernes

Couvre le multithreading simultané, sa mise en œuvre et son impact sur les performances du processeur.

Architecture Essentials: Comprendre les systèmes informatiques

Fournit une vue d'ensemble de l'architecture informatique, en se concentrant sur l'architecture de von Neumann et ses composants, y compris les unités de gestion du processeur et de la mémoire.

16-May-24

Introduction à l'ISA

Couvre les composants d'un processeur, les classifications ISA, des ISA spécifiques comme MIPS, des exemples de langage de montage, et l'importance de la régularité de l'instruction automatique.

Architecture de processeur et conception de système

Se penche sur l'architecture du processeur RISC, la conception du système, les blocs de construction du microcontrôleur et l'accès à la mémoire.

Afficher plus

Concepts associés (32)

Logique séquentielle

Combinational logic

Instruction set architecture

Porte logique

No instruction set computing

Afficher plus