Discute des techniques de synthèse logique pour concevoir des circuits numériques efficaces à partir de descriptions fonctionnelles et de tables de vérité.
Explore les circuits logiques synchrones, la modélisation basée sur l'état, les techniques d'optimisation et la minimisation de l'état de la machine à l'état fini.
Examine la vérification formelle des conceptions de Chisel à l'aide de résolveurs SMT et couvre des exemples tels que les assertions différées et les preuves par induction.
Met l'accent sur la mise en œuvre d'un générateur de fonctions carrées utilisant la technologie Speedgoat FPGA et les techniques de traitement du signal en temps réel.
Explore VHDL pour la simulation, le débogage, la modélisation temporelle, la simulation événementielle et la création de bancs d'essai dans la conception de systèmes numériques.
Couvre les éléments de mémoire dynamiques, les verrous, les bascules, les paramètres de synchronisation, le décalage d'horloge et la canalisation synchrone.
Présente les principes fondamentaux des systèmes numériques, en se concentrant sur la logique séquentielle et les éléments de mémoire tels que les verrous et les bascules.
Explore les principes de conception numérique, les architectures ADC, les ADC basés sur FPGA, les figures de mérite et les limites inférieures de la conception numérique.
Couvre la mise en œuvre et la vérification de l'encodeur et du décodeur pour les codes sans préfixe, y compris les classes et les types, les lemmas sur les arbres, et le théorème principal.
Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.
Couvre les files d'attente prioritaires purement fonctionnelles, l'implémentation Scala, l'intégration Inoxydable, les propriétés d'exploitation et les files d'attente binomiales.