Séance de cours

Conceptions de chisel vérifiées de façon formelle

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Description

Cette séance de cours couvre le concept de vérification formelle des conceptions de Chisel à l'aide de solveurs SMT. Il explique Chisel comme un langage de construction matérielle dans Scala, l'utilisation de résolveurs SMT pour prouver les propriétés de conception matérielle, et des exemples comme les affirmations retardées et les preuves par induction sur l'état. Il s'inscrit également dans la vérification formelle des protocoles de communication comme AXI4, soulignant l'importance des invariants de boucle, des conditions préalables et des postconditions dans la conception des circuits numériques.

Source officielle

Concepts associés (32)

Postcondition

In computer programming, a postcondition is a condition or predicate that must always be true just after the execution of some section of code or after an operation in a formal specification. Postconditions are sometimes tested using assertions within the code itself. Often, postconditions are simply included in the documentation of the affected section of code. For example: The result of a factorial is always an integer and greater than or equal to 1.

Register Transfer Level (RTL) est une méthode de description des architectures microélectroniques. Dans la conception RTL, le comportement d'un circuit est défini en termes d'envois de signaux ou de transferts de données entre registres, et les opérations logiques effectuées sur ces signaux. Le RTL est utilisé dans les langages de description matérielle (HDL) comme Verilog et VHDL pour créer des représentations d'un circuit à haut niveau, à partir duquel les représentations à plus bas niveau et le câblage réel peuvent être dérivés.

Automate fini

thumb|upright=2|Fig. 1 : Une hiérarchie d'automates. Un automate fini ou automate avec un nombre fini d'états (en anglais finite-state automaton ou finite state machine ou FSM) est un modèle mathématique de calcul, utilisé dans de nombreuses circonstances, allant de la conception de programmes informatiques et de circuits en logique séquentielle aux applications dans des protocoles de communication, en passant par le contrôle des processus, la linguistique et même la biologie.

Chisel

Chisel est un langage informatique open-source de description matériel basé sur Scala. Chisel, pour en, permet de décrire des circuits électroniques numériques au niveau du transfert de registres (RTL). Chisel hérite des propriétés objet et fonctionnel de Scala pour décrire du matériel. L'utilisation de Scala comme base permet de se servir de Chisel comme un générateur de circuits électroniques. Il existe également TL-Chisel, l'équivalent en Chisel de TL-Verilog (Transaction-Level Verilog).

Automate fini non déterministe

Un automate fini (on dit parfois, par une traduction littérale de l'anglais, machine à états finis, au lieu de machine avec un nombre fini d'états ou machine à états finie ou machine finie à états), finite-state automaton ou finite-state machine (FSA, FSM), est une machine abstraite qui est un outil fondamental en mathématiques discrètes et en informatique. On les retrouve dans la modélisation de processus, le contrôle, les protocoles de communication, la vérification de programmes, la théorie de la calculabilité, dans l'étude des langages formels et en compilation.

Afficher plus

Séances de cours associées (55)

Systèmes logiques : circuits séquentiels et combinatoires

Couvre les concepts fondamentaux des systèmes logiques, y compris les circuits séquentiels et combinatoires, les diagrammes détat et les machines détat fini.

Synthèse de haut niveau: circuits élastiques formellement vérifiés

Présente le développement d'un compilateur de synthèse de haut niveau vérifié pour les circuits élastiques.

Programmes de vérification avec l'inox: Partie 2

Se concentre sur l'utilisation d'Inox pour la vérification des programmes, en démontrant le processus de vérification des programmes et en assurant l'exactitude.

Expressions régulières (Récapitulatif)

Couvre les principes fondamentaux des expressions régulières et comprend des exercices sur la définition des langues.

Machines à états finis (FSM)

Explore les machines d'état fini (FSM) dans la conception de systèmes numériques, couvrant les FSM Mealy et Moore, les diagrammes d'état, l'implémentation VHDL et l'encodage d'état.

Afficher plus

Concepts associés (32)

Postcondition

Automate fini

Chisel

Automate fini non déterministe

Afficher plus