S'intéresse aux fondamentaux de la SRAM, à la structure des cellules de bits, aux opérations de lecture/écriture, aux contraintes de dimensionnement et à l'impact sur la loi de Moore.
Couvre les systèmes de mémoire distribués, l'organisation du cache, les architectures multi-sockets, la cohérence de la mémoire et la conception d'interconnexions sur puce.
Fournit une vue d'ensemble des circuits logiques numériques, en se concentrant sur les systèmes de mémoire et les décodeurs binaires, y compris leurs protocoles de fonctionnement et d'accès.
Explore les défis liés aux hiérarchies de mémoire, aux espaces d'adressage à l'échelle de la TB et optimise les performances grâce au traitement quasi-mémoire.
Couvre les éléments de mémoire dynamiques, les verrous, les bascules, les paramètres de synchronisation, le décalage d'horloge et la canalisation synchrone.