Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.

Séance de cours

Emerging Memory I

Dans cours

CS-471: Advanced multiprocessor architecture

Multiprocessors are basic building blocks for all computer systems. This course covers the architecture and organization of modern multiprocessors, prevalent accelerators (e.g., GPU, TPU), and datacenters. It includes a research project on multiprocessors ...

Description

Cette séance de cours couvre le paysage du big data, l’importance de la mémoire dans les services en ligne et les défis auxquels sont confrontés les systèmes de mémoire. Il traite de la liste de souhaits pour un système de mémoire, du défi clé de la bande passante et de la hiérarchie de la mémoire. La séance de cours explore les technologies DRAM émergentes, les caches empilés et les caches DRAM basés sur des pages. Il explore également les implications des accès biaisés aux jeux de données, de la prédiction de l'empreinte et de la comparaison des performances des différents caches DRAM. La séance de cours se termine par des discussions sur la mémoire de classe de stockage, l'intégration de DRAM et SCM, et les directives de conception pour les systèmes SCM-DRAM.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Enseignant·e

Babak Falsafi

Babak is a Professor in the School of Computer and Communication Sciences and the founding director of the EcoCloud, an industrial/academic consortium at EPFL investigating scalable data-centric technologies. He has made numerous contributions to computer system design and evaluation including a scalable multiprocessor architecture which was prototyped by Sun Microsystems (now Oracle), snoop filters and memory streaming technologies that are incorporated into IBM BlueGene/P and Q and ARM cores, and computer system performance evaluation methodologies that have been in use by AMD, HP and Google PerKit . He has shown that hardware memory consistency models are neither necessary (in the 90's) nor sufficient (a decade later) to achieve high performance in multiprocessor systems. These results eventually led to fence speculation in modern microprocessors. His latest work on workload-optimized server processors laid the foundation for the first generation of Cavium ARM server CPUs, ThunderX. He is a recipient of an NSF CAREER award, IBM Faculty Partnership Awards, and an Alfred P. Sloan Research Fellowship. He is a fellow of IEEE and ACM.

Source officielle

Proximité ontologique

Génie informatique

Architecture matérielle: Système embarqué

Concepts associés (32)

Mémoire vive dynamique

La mémoire vive dynamique (en anglais DRAM pour Dynamic Random Access Memory) est un type de mémoire vive compacte et peu dispendieuse. La simplicité structurelle de la DRAM — un pico-condensateur et un transistor pour un bit — permet d'obtenir une densité élevée. Son inconvénient réside dans les courants de fuite des pico-condensateurs : l'information disparaît à moins que la charge des condensateurs ne soit rafraîchie avec une période de quelques millisecondes. D'où le terme de dynamique.

Mémoire vive

La mémoire vive, parfois abrégée avec l'acronyme anglais RAM (Random Access Memory), est la mémoire informatique dans laquelle peuvent être enregistrées les informations traitées par un appareil informatique. On écrit mémoire vive par opposition à la mémoire morte. L'acronyme RAM date de 1965. Les caractéristiques actuelles de cette mémoire sont : Sa fabrication à base de circuits intégrés ; L'accès direct à l'information par opposition à un accès séquentiel ; Sa rapidité d'accès, essentielle pour fournir rapidement les données au processeur ; Sa volatilité, qui entraîne une perte de toutes les données en mémoire dès qu'elle cesse d'être alimentée en électricité.

SDRAM

SDRAM ou Synchronous Dynamic Random Access Memory (en français, mémoire dynamique synchrone à accès aléatoire) est un type particulier de mémoire vive dynamique ayant une interface de communication synchrone. Jusqu'à son apparition, les mémoires DRAM étaient asynchrones, cela signifie qu'elles n'attendaient pas un signal de l'horloge du bus pour réagir aux signaux d'entrée, donc qu'elles n'étaient pas synchronisées avec le bus.

Memory cell (computing)

The memory cell is the fundamental building block of computer memory. The memory cell is an electronic circuit that stores one bit of binary information and it must be set to store a logic 1 (high voltage level) and reset to store a logic 0 (low voltage level). Its value is maintained/stored until it is changed by the set/reset process. The value in the memory cell can be accessed by reading it. Over the history of computing, different memory cell architectures have been used, including core memory and bubble memory.

Three-dimensional integrated circuit

A three-dimensional integrated circuit (3D IC) is a MOS (metal-oxide semiconductor) integrated circuit (IC) manufactured by stacking as many as 16 or more ICs and interconnecting them vertically using, for instance, through-silicon vias (TSVs) or Cu-Cu connections, so that they behave as a single device to achieve performance improvements at reduced power and smaller footprint than conventional two dimensional processes. The 3D IC is one of several 3D integration schemes that exploit the z-direction to achieve electrical performance benefits in microelectronics and nanoelectronics.

Afficher plus

Séances de cours associées (29)

Mémoire cache

Explore la conception de mémoire cache, les succès, les ratés et les politiques d'expulsion dans les systèmes informatiques, en mettant l'accent sur la localité spatiale et temporelle.

Mémoires : Evolution et types

Explore l'évolution et la taxonomie des souvenirs, en se concentrant sur les différences SRAM et DRAM, la disposition de la mémoire et la taxonomie fonctionnelle.

Principes de la cache mémoire

Explore les principes de cache mémoire, en mettant l'accent sur la localisation spatiale, l'impact de la latence et les stratégies d'efficacité du cache.

Sans titre

Mémoire virtuelle

Couvre les interactions de mémoire virtuelle, de relocalisation de programme, de protection de mémoire, de TLB et de hiérarchie de mémoire.

Afficher plus

Concepts associés (32)

Mémoire vive dynamique

Mémoire vive

SDRAM

Memory cell (computing)

Three-dimensional integrated circuit

Afficher plus