Publication

Heavily Doped Junctionless Vertical Slit FETs with Slit Width Below 20 nm

Jean-Michel Sallese, Farzan Jazaeri, Didier Bouvet, Lucian Barbut
2013
Conference Papers

Résumé

This paper reports an alternative simple fabrication process for twin gate junctionless Vertical Slit Field Effect Transistors. N-type devices have been successfully manufactured on SOI substrates with a doping density 5×1018 atoms/cm3. The devices demonstrate up to six decades of Ion/Ioff ratio and a sub- threshold swing of 90 mV/decade relative to a slit width of approximately 10 nm.

Source officielle

https://infoscience.epfl.ch/entities/publication/caaf5b4b-89ec-48ae-9782-b8ef5517db06

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Heavily Doped Junctionless Vertical Slit FETs with Slit Width Below 20 nm

Chattez avec Graph Search

Silicon CMOS and InGaAs(P)/InP SPADs for NIR/SWIR detection

Lithium tantalate photonic integrated circuits for volume manufacturing

Measuring electrical properties in semiconductor devices by pixelated STEM and off-axis electron holography (or convergent beams vs. plane waves)