Publication

Pattern-based fpga logic block and clustering algorithm

Giovanni De Micheli, Xifan Tang
2016
Patents

Résumé

A routing architecture for fast interconnections between Look-Up Tables (LUTs) in a group of Basic Logic Elements (BLEs), whereby a size of the group ranges from 1 to k+1, where k is the number of inputs of a LUT, and LUTs in the group are indexed from 1 to k+1, and whereby (a) an output of a LUTi, 1≦̸i≦̸k, connects to one of the inputs of routing multiplexers of LUTj, i

Source officielle

https://infoscience.epfl.ch/entities/publication/4fdbd911-f375-46b9-ae08-2c8d990e856f

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Pattern-based fpga logic block and clustering algorithm

Chattez avec Graph Search

Interpret3C: Interpretable Student Clustering Through Individualized Feature Selection

Contemporary Logic Synthesis: with an Application to AQFP Circuit Optimization

Planning urban proximities: An empirical analysis of how residential preferences conflict with the urban morphologies and residential practices