Séance de cours

Dynamic Scheduling: Extension de la canalisation pour le parallélisme

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Description

Cette séance de cours explore la programmation dynamique comme méthode pour améliorer la pipeline en permettant l'exécution d'instructions hors de l'ordre, brisant la rigidité des pipelines traditionnels. Il couvre des concepts tels que les stations de réservation, le renommage des registres, la gestion des risques et des exceptions précises. L'instructeur discute de la façon dont le calendrier dynamique permet l'extraction du parallélisme, résout les risques de données et améliore les performances en brisant le séquençage strict des instructions.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Microprocesseur

Concepts associés (32)

Exécution dans le désordre

L'exécution dans le désordre ( en anglais) consiste à réorganiser l'ordre dans lequel les instructions vont s'exécuter dans le processeur. Ces instructions ne sont alors pas forcément exécutées dans l'ordre dans lequel elles apparaissent dans le programme. Cela permet de mieux exploiter les ressources d'un processeur et ainsi de gagner du temps de calcul par rapport à l'exécution dans l'ordre () qui consiste à exécuter les instructions dans l'ordre prévu par le compilateur.

Pipeline (architecture des processeurs)

330px|droite|Plan d'un pipeline générique à trois étapes En microarchitecture, un pipeline (ou chaîne de traitement), est l'élément d'un processeur dans lequel l'exécution des instructions est découpée en plusieurs étapes. Le premier ordinateur à utiliser cette technique est l'IBM Stretch, conçu en 1961. Avec un pipeline, le processeur peut commencer à exécuter une nouvelle instruction sans attendre que la précédente soit terminée. Chacune des étapes d’un pipeline est appelé étage.

Renommage de registres

En architecture des ordinateurs, on appelle renommage de registres le fait qu'une microarchitecture alloue dynamiquement les registres architecturaux à un ensemble plus vaste de registres physiques au cours de l'exécution d'un programme. Une architecture externe de processeur définit un ensemble de registres, dits architecturaux, que peuvent manipuler les programmes en langage machine. Dans une microarchitecture superscalaire, le processeur essaie d'exécuter en parallèle plusieurs instructions.

Registre de processeur

Un registre est un emplacement de mémoire interne à un processeur. Les registres se situent au sommet de la hiérarchie mémoire : il s'agit de la mémoire la plus rapide d'un ordinateur, mais dont le coût de fabrication est le plus élevé, car la place dans un microprocesseur est limitée. Une architecture externe de processeur définit un ensemble de registres, dits architecturaux, qui sont accessibles par son jeu d'instructions. Ils constituent l'état externe (architectural) du processeur.

Algorithme de Tomasulo

L’algorithme de Tomasulo est un algorithme facilitant le parallélisme au sein des processeurs mis au point en 1967 par Robert Tomasulo. Cet algorithme, est l'une des implémentations possibles pour l'exécution dans le désordre : il trie les instructions de manière à traiter plus tard les instructions qui seraient normalement bloquées en raison de dépendances de données. Mise en place pour la première fois pour l'unité de calcul en virgule flottante de l'IBM 360 modèle 90. Robert Tomasulo a reçu le Prix Eckert-Mauchly en 1997 pour cet algorithme.

Afficher plus

Séances de cours associées (34)

Compilateurs : défis avec les processeurs de signaux numériques

Couvre les défis de la compilation pour les processeurs de signaux numériques en raison de leurs caractéristiques architecturales uniques et des irrégularités.

Planification dynamique dans les processeurs : amélioration de l'exécution des instructions

Couvre la planification dynamique dans les processeurs, en se concentrant sur l'exécution dans le désordre et la gestion efficace des dépendances d'instructions.

Architecture informatique : Circuits et processeurs Connectez-vous à Mediaspace pour regarder cette vidéo

Introduit l'architecture informatique, couvrant les circuits logiques, les adders, les processeurs et l'optimisation des performances.

Architectures VLIW: Compilateurs et parallélisme de niveau d'instruction

Couvre les architectures et les compilateurs VLIW, en se concentrant sur le parallélisme de niveau d'instruction et les techniques d'optimisation.

Renommer : Techniques et architectures

Couvre les techniques de renommage des registres essentielles pour éliminer les risques d'exécution dans les processeurs modernes.

Afficher plus

Concepts associés (32)

Exécution dans le désordre

Pipeline (architecture des processeurs)

Renommage de registres

Registre de processeur

Algorithme de Tomasulo

Afficher plus