Simulation de défaut dans les tests VLSI

Cette séance de cours couvre la simulation de défaut dans les tests VLSI, où un simulateur de défaut prédit le comportement d'un circuit défectueux pour déterminer la qualité du test, améliorer la qualité du produit et guider la génération de modèle de test. Il explique la couverture des pannes, les modèles de pannes, la chute des pannes, l'échantillonnage des pannes, les algorithmes de simulation des pannes, les types de simulateurs de pannes (séries, parallèles, déductifs, simultanés) et l'implémentation des modèles de pannes dans le simulateur. Le processus de simulation de défaut déductif, les règles de propagation pour les portes booléennes principales et la représentation compacte des règles de propagation sont également discutés, ainsi que des exemples pour illustrer la propagation des défauts à travers les circuits.