Séance de cours

Éléments séquentiels: Latchs et Flip-Flops

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

EE-429: Fundamentals of VLSI design

The course introduces the fundamentals of digital integrated circuits and the technology aspects from a designers perspective. It focuses mostly on transistor level, but discusses also the extension to large digital semicustom designs. ...

Description

Cette séance de cours couvre les composantes fondamentales de la conception VLSI, en se concentrant sur des éléments séquentiels comme les verrous et les tongs. Les sujets abordés incluent les conventions de nommage, le verrouillage par rapport au registre, le verrouillage ratioé par rapport au verrouillage non ratioé, les portes de transmission, le délai de bascule, le temps de configuration, le temps de maintien et l'impact des violations de configuration.

Enseignant·e·s (2)

Andreas Peter Burg

Andreas Burg was born in Munich, Germany, in 1975. He received his Dipl.-Ing. degree in 2000 from the Swiss Federal Institute of Technology (ETH) Zurich, Zurich, Switzerland. He then joined the Integrated Systems Laboratory of ETH Zurich, from where he graduated with the Dr. sc. techn. degree in 2006. In 1998, he worked at Siemens Semiconductors, San Jose, CA. During his doctoral studies, he was an intern with Bell Labs Wireless Research for a total of one year. From 2006 to 2007, he held positions as postdoctoral researcher at the Integrated Systems Laboratory and at the Communication Theory Group of the ETH Zurich. In 2007 he co-founded Celestrius, an ETH-spinoff in the field of MIMO wireless communication, where he was responsible for the ASIC development as Director for VLSI. In January 2009, he joined ETH Zurich as SNF Assistant Professor and as head of the Signal Processing Circuits and Systems group at the Integrated Systems Laboratory. In January 2011, he became a Tenure Track Assistant Professor at the Ecole Polytechnique Federale de Lausanne (EPFL) where he is leading the Telecommunications Circuits Laboratory in the School of Engineering. In June 2018 he was promoted to the role of a Tenured Associate Professor. In 2000, Mr. Burg received the Willi Studer Award and the ETH Medal for his diploma and his diploma thesis, respectively. Mr. Burg was also awarded an ETH Medal for his Ph.D. dissertation in 2006. In 2008, he received a 4-years grant from the Swiss National Science Foundation (SNF) for an SNF Assistant Professorship. In his professional career, Mr. Burg was involved in the development of more than 25 ASICs. He is a member of the IEEE and of the European Association for Signal Processing (EURASIP). Research interests and expertise

Circuits and systems for telecommunications (wireless and wired)
Prototyping and silicon implementation of new communication technologies
Development of communication algorithms and optimization for hardware implementation
Low-power VLSI signal processing for communications and other applications
Digital integrated circuits
Circuits for image and video processing

Alexandre Sébastien Julien Willommet

Enseignement et PhD Cours Fundamentals of VLSI design EE-429 Le cours présente les principes fondamentaux des circuits intégrés numériques et les aspects technologiques du point de vue des concepteurs. Il se concentre principalement sur le niveau des transistors, mais discute également de l'extension aux grandes conceptions numériques semi-personnalisées. Lab in advanced VLSI design EE-490(b) Ces labs couvrent les techniques avancées de conception de circuit integrés. Méthode

Source officielle

Concepts associés (32)

Logique séquentielle

En théorie des circuits électroniques, la logique séquentielle est un type de logique dont les résultats ne dépendent pas seulement des données actuellement traitées mais aussi des données traitées précédemment. Elle s'oppose à la logique combinatoire, dont les résultats sont fonction et seulement fonction des données actuellement traitées. En d'autres termes, la logique séquentielle utilise la notion de mémoire de stockage (Bascules, registres, etc.) alors que la logique combinatoire n'en a pas.

Automatic transmission

An automatic transmission (sometimes abbreviated AT) is a multi-speed transmission used in motor vehicles that does not require any input from the driver to change forward gears under normal driving conditions. The most common type of automatic transmission is the hydraulic automatic, which uses a planetary gearset, hydraulic controls, and a torque converter. Other types of automatic transmissions include continuously variable transmissions (CVT), automated manual transmissions (AMT), and dual-clutch transmissions (DCT).

Boîte de vitesses robotisée

Une boîte de vitesses robotisée est une boîte de vitesses mécanique à engrenages parallèles à laquelle est greffé un système automatisé électrotechnique, qui pilote les sélecteurs et le ou les embrayages, souvent en association avec un système électrique ou hydraulique, et qui possède deux modes de fonctionnement : mode automatique, comme une boîte automatique changeant les rapports au moment le plus opportun ; mode manuel, dans le cas où le conducteur souhaite changer de rapport à l'aide de boutons, palett

XOR gate

XOR gate (sometimes EOR, or EXOR and pronounced as Exclusive OR) is a digital logic gate that gives a true (1 or HIGH) output when the number of true inputs is odd. An XOR gate implements an exclusive or () from mathematical logic; that is, a true output results if one, and only one, of the inputs to the gate is true. If both inputs are false (0/LOW) or both are true, a false output results. XOR represents the inequality function, i.e., the output is true if the inputs are not alike otherwise the output is false.

Compteur

vignette|Compteur d'eau, en tête de l'installation de l'usager. D'une façon générale, on appelle compteur un système destiné à donner une valeur numérique d'une grandeur. Un compteur produit un nombre sur un afficheur, ou envoie un signal électrique. Dans le cas où la grandeur est un évènement, le compteur ajoute 1 à sa valeur à chaque occurrence, comme le fait un compteur manuel à chaque pression sur le déclencheur. S'il s'agit d'une grandeur continue, le compteur effectue une quantification dans une unité de mesure déterminée.

Afficher plus

Séances de cours associées (64)

Portes logiques et élimination des dangers

Explore les portes logiques, l'élimination des risques, les ALU, les compteurs et les registres à décalage dans la technologie des semi-conducteurs.

L’effort logique : principes fondamentaux de la conception VLSI

Couvre la méthode d'effort logique pour optimiser le retard logique et l'impact de dimensionnement de la porte.

Systèmes logiques : multiplexeurs et flip-flops

Explique les circuits de verrouillage SR, les verrous D, les bascules D, les signaux d'horloge et les multiplexeurs dans les systèmes logiques.

Analyse de testabilité : SCOAP Measures

Introduit des mesures SCOAP pour l'analyse de testabilité dans les systèmes VLSI, couvrant la contrôlabilité, l'observabilité et la prédiction de longueur de vecteur de test.

SR Latch et D Flip-Flop: Éléments de mémoire dans les systèmes logiques

Explore le verrou SR, la bascule D, les multiplexeurs, les portes XOR et les portes tristates dans les systèmes logiques.

Afficher plus

Concepts associés (32)

Logique séquentielle

Automatic transmission

Boîte de vitesses robotisée

XOR gate

Compteur

Afficher plus