Portes logiques et élimination des dangers

Cette séance de cours couvre la mise en œuvre des portes logiques dans les matériaux semi-conducteurs, en se concentrant sur les familles logiques TTL et CMOS. Il traite des circuits intégrés, des dangers statiques et dynamiques, des horloges fermées, des vraies bascules D, de la métastabilité, des chemins critiques et du débouncing des commutateurs. La présentation explore également les dangers statiques-1 et statique-0, leur élimination à l'aide de cartes Karnaugh et le concept de métastabilité. En outre, il explore la théorie des modèles à zéro retard dans des circuits logiques complexes, abordant les aléas dynamiques et le comportement des bascules D. La séance de cours se termine par un aperçu des ALU, des compteurs, des registres à décalage, des compteurs à anneau, des compteurs Johnson et des registres à décalage à rétroaction linéaire.