Périphériques logiques programmables : PAL, GAL, CPLD

Cette séance de cours présente les concepts de Programmable Array Logic (PAL), Generic Array Logic (GAL) et Complex Programmable Logic Devices (CPLD). La technologie PAL permet la réalisation de n'importe quelle fonction logique avec un délai d'entrée-sortie fixe et une faible consommation d'énergie. La technologie GAL surmonte les limites de PAL en utilisant le routage distribué et les portes d'accès. Les CPLD, avec leurs macro-cellules et leurs réseaux de routage, gèrent la complexité croissante des systèmes numériques. La séance de cours couvre également la transition des CPLD aux FPGA (Field Programmable Gate Arrays), mettant en évidence l'utilisation de tables de correspondance (LUT) et le routage distribué dans les FPGA. Il explique l'architecture, le lieu et le processus de routage, ainsi que l'évolution des FPGA à partir des CPLD, en soulignant l'importance des langages de description matérielle (HDL) tels que VHDL et Verilog pour la conception des FPGA.