Séance de cours

Logic Design : règles de base et expansion de Shannon

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

EE-330: Digital IC design

Digital IC Design presents the fundamentals of digital integrated circuit design. The methods and techniques aiming at the fabrication and development of digital integrated circuits are reviewed, the major design style pertaining to digital logic and memor ...

Description

Cette séance de cours couvre les règles de base de la conception logique, en mettant l'accent sur la valeur node et les règles node-conflict-free. Il se penche également sur l'algorithme d'expansion de Shannon, démontrant comment une fonction booléenne peut être décomposée par rapport à ses variables. Des exemples de fonctions de commutation complexes et de résidus de fonctions booléennes sont présentés, illustrant l'application de ces concepts dans la conception logique. La séance de cours explore en outre les réseaux d'arbres, y compris les réseaux d'arbres libres et uniformes, et introduit le concept de réseaux d'arbres 0/1. Les pièges de l'expansion de Shannon sont discutés, soulignant l'importance d'une sélection correcte des variables. En outre, le programme et les options de mise en œuvre pour les systèmes numériques, tels que ASICS et FPGA, sont décrits.

Enseignant·e

Alexandre Schmid

Enseignement et PhD A dirigé les thèses EPFL de Mahsa Shoaran, Wen-Yang Hsu, Reza Ranjandish, Keyvan Farhang Razi, Mohammad Javad Karimi A co-dirigé les thèses EPFL de Milos Stanisavljevic, Neil Joye, Vahid Majidzadeh Bafar, Hossein Afshari, Nikola Katic, Abdulkadir Akin Cours Analog circuits for biochip EE-518 Introduction à la conception analogique CMOS pour des biocapteurs à distance sur puce. Compréhension et la conception de systèmes de biocapteurs actifs et alimentés à distance. Compré

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Application-specific integrated circuit

Concepts associés (32)

Physical design (electronics)

In integrated circuit design, physical design is a step in the standard design cycle which follows after the circuit design. At this step, circuit representations of the components (devices and interconnects) of the design are converted into geometric representations of shapes which, when manufactured in the corresponding layers of materials, will ensure the required functioning of the components. This geometric representation is called integrated circuit layout.

Conception de circuits intégrés

La conception (ou le design) de circuits intégrés (ou puces électroniques) consiste à réaliser les nombreuses étapes de développement (flot de conception ou design flow) nécessaires pour concevoir correctement et sans erreurs une puce électronique. Le point d'entrée est une spécification fonctionnelle qui décrit le fonctionnement voulu de la puce, ainsi que des contraintes non fonctionnelles (surface, coût, consommation...).

Gate array

A gate array is an approach to the design and manufacture of application-specific integrated circuits (ASICs) using a prefabricated chip with components that are later interconnected into logic devices (e.g. NAND gates, flip-flops, etc.) according to custom order by adding metal interconnect layers in the factory. It was popular during the upheaval in the semiconductor industry in the 1980s, and its usage declined by the end of the 1990s.

Arbre couvrant

Dans le domaine mathématique de la théorie des graphes, un arbre couvrant d'un graphe non orienté et connexe est un arbre inclus dans ce graphe et qui connecte tous les sommets du graphe. De façon équivalente, c'est un sous-graphe acyclique maximal, ou encore, un sous-graphe couvrant connexe minimal. Dans certains cas, le nombre d'arbres couvrants d'un graphe connexe est facilement calculable. Par exemple, si lui-même est un arbre, alors , tandis que si est un n-cycle, alors .

Problème de l'arbre de Steiner

En algorithmique, le problème de l'arbre de Steiner est un problème d'optimisation combinatoire. Il porte le nom du mathématicien Jakob Steiner. Ce problème est proche du problème de l'arbre couvrant minimal et a des applications en conception de réseaux, notamment les circuits électroniques et les télécommunications. Il existe plusieurs variantes du problème. Dans un espace métrique, étant donné un ensemble de points P, un arbre pour P est un réseau (c'est-à-dire un ensemble de chemins connectés) tel que tous les points soient reliés, et un arbre est dit de Steiner si la longueur totale du réseau est minimale.

Afficher plus

Séances de cours associées (64)

Quantum et nanocomputing

Explore les principes de conception numérique, les architectures ADC, les ADC basés sur FPGA, les figures de mérite et les limites inférieures de la conception numérique.

Tableaux de portes programmables sur le terrain (FPGA)

Couvre les principes de base et l'architecture des FPGA (Field Programmable Gate Arrays) et leurs options de mise en œuvre pour les circuits numériques.

Analyse de synchronisation : conception de circuits synchrones

Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.

Périphériques logiques programmables : PAL, GAL, CPLD

Couvre PAL, GAL, CPLD et la transition vers les FPGA en utilisant des HDL.

Dispositifs Ambipolaires : Paradigmes logiques de conception de circuit

Explore les dispositifs ambipolaires pour de nouveaux paradigmes de conception de circuits logiques.

Afficher plus

Concepts associés (32)

Physical design (electronics)

Conception de circuits intégrés

Gate array

Arbre couvrant

Problème de l'arbre de Steiner

Afficher plus