Séance de cours

Test des systèmes VLSI : BIST et Response Compaction

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

EE-530: Test of VLSI systems

Test of VLSI Systems covers theoretical knowledge related to the major algorithms used in VLSI test, and design for test techniques. Basic knowledge related to computer-aided design for test techniques, and their integration into a design-flow are presente ...

Description

Cette séance de cours couvre les principes des techniques d'auto-test intégré (BIST) et du compactage de réponse dans les systèmes VLSI. Il explique l'utilisation des registres à décalage à rétroaction linéaire (LFSR) pour générer des séquences pseudo-aléatoires et les avantages et inconvénients de BIST. La séance de cours se penche également sur les techniques de compactage de réponse telles que le compacteur de comptage, le compacteur de comptage de transition et le contrôle de parité. Il traite de la mise en œuvre du registre de signature à entrées multiples (MISR) et de l'observateur de blocs logiques intégré (BILBO) pour une analyse efficace des réponses. La séance de cours se termine par une discussion sur les points de test et leur impact sur la couverture des défauts dans les tests VLSI.

Enseignant·e

Alexandre Schmid

Enseignement et PhD A dirigé les thèses EPFL de Mahsa Shoaran, Wen-Yang Hsu, Reza Ranjandish, Keyvan Farhang Razi, Mohammad Javad Karimi A co-dirigé les thèses EPFL de Milos Stanisavljevic, Neil Joye, Vahid Majidzadeh Bafar, Hossein Afshari, Nikola Katic, Abdulkadir Akin Cours Analog circuits for biochip EE-518 Introduction à la conception analogique CMOS pour des biocapteurs à distance sur puce. Compréhension et la conception de systèmes de biocapteurs actifs et alimentés à distance. Compré

Source officielle

Concepts associés (31)

Intégration à très grande échelle

L'intégration à très grande échelle (ou VLSI pour Very-Large-Scale Integration en anglais) est une technologie de circuit intégré (CI) dont la densité d'intégration permet de supporter plus de 100 000 composants électroniques sur une même puce. Elle a été réalisée pour la première fois dans les années 1980, dans le cadre du développement des technologies des semi-conducteurs et des communications. Les premières puces à semi-conducteurs supportaient un seul transistor chacune.

Maximum length sequence

vignette|Registres à décalage MLS L4 Une maximum length sequence (MLS) est une séquence binaire pseudo-aléatoire (SBPA) — c'est-à-dire une suite périodique de valeurs produite par un registre à décalage à rétroaction linéaire (LFSR) — qui explore toutes les valeurs pouvant être produites par le registre à décalage : s'il comporte bascules, valeurs sont parcourues. Le calcul effectué par le registre à décalage peut être représenté par un polynôme dont les coefficients valent 0 ou 1.

Séquence binaire pseudo-aléatoire

Une séquence binaire pseudo-aléatoire (SBPA, ou PRBS pour l'anglais pseudorandom binary sequence) est une suite de bits présentant un caractère pseudo-aléatoire : la valeur de chacun de ses éléments est indépendante des autres (« aléatoire »), mais il s'agit d'une suite périodique, ce qui la rend déterministe (« pseudo »). Un cas particulier de SBPA est la maximum length sequence (MLS). Une séquence binaire (BS, binary sequence) est une séquence de bits, i.e. pour . Une séquence binaire est composée de bits "1" et bits "0".

Xorshift

Xorshift random number generators, also called shift-register generators, are a class of pseudorandom number generators that were invented by George Marsaglia. They are a subset of linear-feedback shift registers (LFSRs) which allow a particularly efficient implementation in software without the excessive use of sparse polynomials. They generate the next number in their sequence by repeatedly taking the exclusive or of a number with a bit-shifted version of itself.

Conception assistée par ordinateur pour l'électronique

La CAO électronique (pour Conception assistée par ordinateur électronique), nommée également en anglais EDA (pour Electronic design automation), est la catégorie des outils servant à la conception et la production des systèmes électroniques allant des circuits imprimés jusqu'aux circuits intégrés. Le terme CAO est aussi utilisé pour désigner la CAO mécanique, la conception assistée par ordinateur et la fabrication assistée par ordinateur en électronique et en électrotechnique.

Afficher plus

Séances de cours associées (64)

Portes logiques et élimination des dangers

Explore les portes logiques, l'élimination des risques, les ALU, les compteurs et les registres à décalage dans la technologie des semi-conducteurs.

Auto-test intégré (BIST): Techniques et implémentations

Explore les techniques d'auto-test intégré (BIST) dans les systèmes VLSI, couvrant les avantages, les inconvénients, les détails de mise en œuvre et l'utilisation des registres à décalage à rétroaction linéaire (LFSR) pour la génération de modèles de test.

Conception pour la testabilité: Techniques et matériel

Explore les techniques DFT, la conception de numérisation, JTAG boundary scan et la logique de test du système.

Probabilité et statistiques

Introduit des concepts clés en probabilité et en statistiques, tels que les événements, les diagrammes de Venn et la probabilité conditionnelle.

Ciphers de flux: Algorithmes d'inversion de Buteforce

Explore les chiffrements de flux, les algorithmes d'inversion buteforce, les jeux de récupération de clés et les attaques en cryptographie.

Afficher plus

Concepts associés (31)

Intégration à très grande échelle

Maximum length sequence

Séquence binaire pseudo-aléatoire

Xorshift

Conception assistée par ordinateur pour l'électronique

Afficher plus