Séance de cours

Circuits logiques séquentiels en VHDL

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Description

Cette séance de cours couvre la modélisation de circuits logiques séquentiels en VHDL, se concentrant sur les processus, les instructions de contrôle, les tongs, les compteurs et les registres. Il explique les instructions séquentielles avancées dans VHDL, y compris l'utilisation de processus, le flux séquentiel et l'exécution parallèle. La séance de cours traite également des règles de fonctionnement des processus, de la syntaxe de l'instruction d'attente et des instructions de contrôle comme les structures IF, CASE et loop. En outre, il se penche sur la synthèse des tongs tels que RS, D et JK, ainsi que des compteurs comme modulo 10 et modulo N. La séance de cours se termine par la synthèse des registres de changement dans VHDL.

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Microprocesseur

Concepts associés (32)

Pipeline (architecture des processeurs)

330px|droite|Plan d'un pipeline générique à trois étapes En microarchitecture, un pipeline (ou chaîne de traitement), est l'élément d'un processeur dans lequel l'exécution des instructions est découpée en plusieurs étapes. Le premier ordinateur à utiliser cette technique est l'IBM Stretch, conçu en 1961. Avec un pipeline, le processeur peut commencer à exécuter une nouvelle instruction sans attendre que la précédente soit terminée. Chacune des étapes d’un pipeline est appelé étage.

État du résultat global

L'état du résultat global dans la terminologie IFRS, également nommé état des résultats ou compte du résultat (abrégé CR), est un état financier synthétisant l'ensemble des charges et des produits d'une entreprise ou autre organisme ayant une activité marchande, pour une période donnée, appelée exercice comptable. Le compte de résultat est donc un document de synthèse, faisant partie des états financiers, et ayant pour fonction d'indiquer la performance de l'entreprise.

Registre de processeur

Un registre est un emplacement de mémoire interne à un processeur. Les registres se situent au sommet de la hiérarchie mémoire : il s'agit de la mémoire la plus rapide d'un ordinateur, mais dont le coût de fabrication est le plus élevé, car la place dans un microprocesseur est limitée. Une architecture externe de processeur définit un ensemble de registres, dits architecturaux, qui sont accessibles par son jeu d'instructions. Ils constituent l'état externe (architectural) du processeur.

Registre à décalage

Dans le domaine de l'électronique numérique, un registre à décalage est un registre, c'est-à-dire un ensemble de bascules synchrones, dont les bascules sont reliées une à une, à l'exception de deux bascules qui ne sont pas forcément reliées. À chaque cycle d'horloge, le nombre représenté par ces bascules est mis à jour. Le concept de décalage permet d'insérer une donnée dans le registre, ou la lire, bit par bit en série. Un registre permet de stocker une donnée élémentaire, ou une adresse mémoire, sur laquelle l'unité centrale peut effectuer des calculs ou des traitements.

Structure de contrôle

En programmation informatique, une structure de contrôle est une instruction particulière d'un langage de programmation impératif pouvant dévier le flot de contrôle du programme la contenant lorsqu'elle est exécutée. Si, au plus bas niveau, l'éventail se limite généralement aux branchements et aux appels de sous-programme, les langages structurés offrent des constructions plus élaborées comme les alternatives (if, if–else, switch...), les boucles (while, do–while, for...) ou encore les appels de fonction.

Afficher plus

Séances de cours associées (64)

Introduction aux transformateurs

Couvre les fondamentaux des processeurs, de la logique numérique à l'exécution de programme, y compris les composants comme ALU, fichier de registre, et la logique de contrôle.

Architectures VLIW: Compilateurs et parallélisme de niveau d'instruction

Couvre les architectures et les compilateurs VLIW, en se concentrant sur le parallélisme de niveau d'instruction et les techniques d'optimisation.

Analyse de synchronisation : conception de circuits synchrones

Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.

Arbiter FSM & FPGA Implémentation

Couvre la conception d'un Arbiter FSM en VHDL pour la conception de systèmes numériques, en mettant l'accent sur la gestion du temps d'accès.

Comprendre le multithreading simultané dans les processeurs modernes

Couvre le multithreading simultané, sa mise en œuvre et son impact sur les performances du processeur.

Afficher plus

Concepts associés (32)

Pipeline (architecture des processeurs)

État du résultat global

Registre de processeur

Registre à décalage

Structure de contrôle

Afficher plus