Publication

Carrier Mobility Extraction Methodology in Junctionless and Inversion-Mode FETs

Jean-Michel Sallese, Farzan Jazaeri
2015
Journal Articles

Résumé

In this paper, we propose a new method to extract the free carrier mobility in junctionless (JL) double-gate FETs biased in accumulation. We show that, in addition to assuming a well-defined field-dependent mobility law, using the well-known Y-function is not accurate enough in JL FETs. In addition, the new methodology is also interesting for inversion-mode FETs. This approach has been assessed with technology computer-aided design simulations, and confirms its robustness both for JL and inversion-mode devices.

Source officielle

https://infoscience.epfl.ch/entities/publication/ff566a7c-1ec7-434a-aac9-f74f09ccac65

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Carrier Mobility Extraction Methodology in Junctionless and Inversion-Mode FETs

Chattez avec Graph Search

Active Voltage Balancing with Seamless Integration into Dual Gate Driver for Series Connection of SiC MOSFETs

Strain relaxation and multidentate anchoring in n-type perovskite transistors and logic circuits

Silicon CMOS and InGaAs(P)/InP SPADs for NIR/SWIR detection