Publication

Die-Level TSV Fabrication Platform for CMOS-MEMS Integration

Yusuf Leblebici, Carlotta Guiducci, Michail Zervas, Yüksel Temiz
2011
Conference Papers

Résumé

This paper reports a new post-CMOS processing platform for die-level through-silicon-via (TSV) fabrication, based on wafer reconstitution from embedded dies, parylene deposition, stencil lithography, and bottom-up electroplating. The goal of this work is to develop a heterogeneous 3D-integration technique for the applications requiring CMOS-MEMS integration with vertical interconnections.

Source officielle

https://infoscience.epfl.ch/entities/publication/bffab28f-5e2a-417a-aea7-666a287e40e1

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Die-Level TSV Fabrication Platform for CMOS-MEMS Integration

Chattez avec Graph Search

3D diffractive optics for linear interconnects and nonlinear processing

Advanced Silicon and SWIR Single-Photon Avalanche Diodes: Design, Simulation, and Characterization

Towards Scalable Electronics: Synthetic 2D Materials for Large-Area 2D Circuit Integration