Publication

Design Space of Twin Gate Junctionless Vertical Slit Field Effect Transistors

Jean-Michel Sallese, Farzan Jazaeri, Didier Bouvet, Lucian Barbut
2013
Conference Papers

Résumé

In this work, we present the technological constrains and limitations in the design of ultra-thin body Junctionless Vertical Slit Field Effect Transistor (JL VeSFET). A design space involving the intrinsic off-current, the sub-threshold swing, and the drain induced barrier lowering is investigated with respect to the technological parameters. This work could serve as a guideline for technology optimization and design of JL VeSFETs.

Source officielle

https://infoscience.epfl.ch/entities/publication/73a8fd07-2e1b-47d7-8245-a0dd5510d30a

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Design Space of Twin Gate Junctionless Vertical Slit Field Effect Transistors

Chattez avec Graph Search

Teaching Not To

Course Design - A Visual and Modular Approach

Models implemented in the methodological approach to design the initial STEP first wall contour