Publication

One Joule per GFlop for BLAS2 Now!

Vincent Keller
2010
Conference Papers

Résumé

Energy consumption is today one of the major topics that the HPC community tries to tackle. In this paper, the authors present a thought experiment aiming at building a node of a supercomputer based on a GPU (Nvidia GTX280). The paper concentrate on BLAS2 operations that dominate many scientific applications. They show that it is already possible today to build a node that is able to perform one, GFlop while consuming only one Joule. This corresponds to an energy reduction by one to two orders of magnitude. Technical limitations imposed by computer manufacturers hinder the realisation of such ecological resources. In a second part of the paper a new FLOPS-driven governor is presented aiming at boosting the CPU performance for applications that are not main memory access bound, and showing results on an Intel mobile processor.

Source officielle

https://infoscience.epfl.ch/entities/publication/308d2883-75a0-45fb-a1ae-82118fa6855f

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Vincent Keller
2010
Conference Papers

Résumé

Source officielle

https://infoscience.epfl.ch/entities/publication/308d2883-75a0-45fb-a1ae-82118fa6855f

À propos de ce résultat

Concepts associés (32)

Superordinateur

vignette|redresse=1.2|Le supercalculateur IBM Blue Gene/P de l'Argonne National Laboratory fonctionne avec utilisant un système de refroidissement standard par air, groupé dans et interconnectés par un réseau de fibre optique à haute vitesse (2007). vignette|redresse=1.2|Le superordinateur Columbia du centre de recherche Ames Research Center de la NASA, composé de Intel Itanium 2, regroupés en de , et exécutant un système d'exploitation Linux (2006).

Mobile processor

A mobile processor is a microprocessor designed for mobile devices such as laptops, and cell phones. A CPU chip is designed for portable computers to run fanless, under 10 to 15W, which is cool enough without a fan. It is typically housed in a smaller chip package, but more importantly, in order to run cooler, it uses lower voltages than its desktop counterpart and has more sleep mode capability. A mobile processor can be throttled down to different power levels or sections of the chip can be turned off entirely when not in use.

Intel Core

Intel Core is a line of streamlined midrange consumer, workstation and enthusiast computer central processing units (CPUs) marketed by Intel Corporation. These processors displaced the existing mid- to high-end Pentium processors at the time of their introduction, moving the Pentium to the entry level. Identical or more capable versions of Core processors are also sold as Xeon processors for the server and workstation markets. The lineup of Core processors includes the Intel Core i3, Intel Core i5, Intel Core i7, and Intel Core i9, along with the X-series of Intel Core CPUs.

Afficher plus

Publications associées (32)

Afficher plus

One Joule per GFlop for BLAS2 Now!

Chattez avec Graph Search

Accelerator-driven Data Arrangement to Minimize Transformers Run-time on Multi-core Architectures

Fast Parallel Algorithms for Enumeration of Simple, Temporal, and Hop-constrained Cycles

Instruction-Level Power Side-Channel Leakage Evaluation of Soft-Core CPUs on Shared FPGAs