Séance de cours

Portes logiques complexes CMOS

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

EE-429: Fundamentals of VLSI design

The course introduces the fundamentals of digital integrated circuits and the technology aspects from a designers perspective. It focuses mostly on transistor level, but discusses also the extension to large digital semicustom designs. ...

Description

Cette séance de cours couvre la construction, le retard et le dimensionnement des portes logiques CMOS. À partir de la construction de base des portes CMOS à l'aide du modèle de commutateur, l'instructeur explique les réseaux Pull-Up et Pull-Down, la réalisation des fonctions Positive, Negative et Non Unate et l'impact des chutes de seuil. La séance de cours se penche également sur la conception des portes CMOS générales, la synthèse des portes complexes et le dimensionnement du transistor pour les portes statiques et dynamiques. En outre, il discute des stratégies pour le dimensionnement des transistors, les effets de modèle dentrée résiduels, lestimation de retard à laide du modèle de retard Elmore, et la gestion des ventilateurs par le biais du dimensionnement progressif, de la réorganisation des entrées, de la restructuration logique et de linsertion de tampon.

Enseignant·e·s (2)

Andreas Peter Burg

Andreas Burg was born in Munich, Germany, in 1975. He received his Dipl.-Ing. degree in 2000 from the Swiss Federal Institute of Technology (ETH) Zurich, Zurich, Switzerland. He then joined the Integrated Systems Laboratory of ETH Zurich, from where he graduated with the Dr. sc. techn. degree in 2006. In 1998, he worked at Siemens Semiconductors, San Jose, CA. During his doctoral studies, he was an intern with Bell Labs Wireless Research for a total of one year. From 2006 to 2007, he held positions as postdoctoral researcher at the Integrated Systems Laboratory and at the Communication Theory Group of the ETH Zurich. In 2007 he co-founded Celestrius, an ETH-spinoff in the field of MIMO wireless communication, where he was responsible for the ASIC development as Director for VLSI. In January 2009, he joined ETH Zurich as SNF Assistant Professor and as head of the Signal Processing Circuits and Systems group at the Integrated Systems Laboratory. In January 2011, he became a Tenure Track Assistant Professor at the Ecole Polytechnique Federale de Lausanne (EPFL) where he is leading the Telecommunications Circuits Laboratory in the School of Engineering. In June 2018 he was promoted to the role of a Tenured Associate Professor. In 2000, Mr. Burg received the Willi Studer Award and the ETH Medal for his diploma and his diploma thesis, respectively. Mr. Burg was also awarded an ETH Medal for his Ph.D. dissertation in 2006. In 2008, he received a 4-years grant from the Swiss National Science Foundation (SNF) for an SNF Assistant Professorship. In his professional career, Mr. Burg was involved in the development of more than 25 ASICs. He is a member of the IEEE and of the European Association for Signal Processing (EURASIP). Research interests and expertise

Circuits and systems for telecommunications (wireless and wired)
Prototyping and silicon implementation of new communication technologies
Development of communication algorithms and optimization for hardware implementation
Low-power VLSI signal processing for communications and other applications
Digital integrated circuits
Circuits for image and video processing

Alexandre Sébastien Julien Willommet

Enseignement et PhD Cours Fundamentals of VLSI design EE-429 Le cours présente les principes fondamentaux des circuits intégrés numériques et les aspects technologiques du point de vue des concepteurs. Il se concentre principalement sur le niveau des transistors, mais discute également de l'extension aux grandes conceptions numériques semi-personnalisées. Lab in advanced VLSI design EE-490(b) Ces labs couvrent les techniques avancées de conception de circuit integrés. Méthode

Source officielle

Proximité ontologique

Électrotechnique

Ingénierie électronique: Électronique numérique

Concepts associés (30)

XOR gate

XOR gate (sometimes EOR, or EXOR and pronounced as Exclusive OR) is a digital logic gate that gives a true (1 or HIGH) output when the number of true inputs is odd. An XOR gate implements an exclusive or () from mathematical logic; that is, a true output results if one, and only one, of the inputs to the gate is true. If both inputs are false (0/LOW) or both are true, a false output results. XOR represents the inequality function, i.e., the output is true if the inputs are not alike otherwise the output is false.

Logic family

In computer engineering, a logic family is one of two related concepts: A logic family of monolithic digital integrated circuit devices is a group of electronic logic gates constructed using one of several different designs, usually with compatible logic levels and power supply characteristics within a family. Many logic families were produced as individual components, each containing one or a few related basic logical functions, which could be used as "building-blocks" to create systems or as so-called "glue" to interconnect more complex integrated circuits.

HCMOS

HCMOS désigne une technologie de fabrication de circuits électroniques. Introduite au début des années 1980, elle constitue une amélioration de la technologie CMOS. Le remplacement de la grille métallique des transistors par une grille en silicium (Si-gate), la réduction de la longueur des canaux et des épaisseurs d'oxyde et la diminution des capacités parasites grâce à l'auto-alignement des grilles, ont permis d'augmenter la sensibilité et la rapidité des circuits et de diminuer leur consommation électrique, en contrepartie d'une limitation de la tension d'alimentation maximale.

Complementary metal oxide semi-conductor

vignette|Vue en coupe d'un transistor MOS On appelle CMOS, ou Complementary Metal Oxide Semiconductor, une technologie de fabrication de composants électroniques et, par extension, les composants fabriqués selon cette technologie. Ce sont pour la plupart des circuits logiques (NAND, NOR) comme ceux de la famille Transistor-Transistor logic (TTL) mais, à la différence de ces derniers, ils peuvent être aussi utilisés comme résistance variable.

Fonction OU

La fonction OU ou OU inclusif (OR en anglais) est un opérateur logique de l'algèbre de Boole. À deux opérandes, qui peuvent avoir chacun la valeur VRAI ou FAUX, il associe un résultat qui a lui-même la valeur VRAI seulement si au moins un des deux opérandes a la valeur VRAI. La lampe s'allume si l'on appuie sur seulement « a » , ou sur seulement « b » , ou sur « a » et sur « b ». La fonction « OU » est caractérisée par des interrupteurs NO (normalement ouvert) montés en parallèle.

Afficher plus

Séances de cours associées (32)

Transistor MOS: Récapitulatif rapide d'un modèle simple

Couvre le modèle de transistor MOS Shockley, les grilles logiques CMOS, le fonctionnement du transistor, les paramètres de conception et les caractéristiques I-V.

Transistor Logic Gates : TTL vs CMOS

Compare BJT et MOSFET dans les systèmes logiques, en se concentrant sur les technologies TTL vs CMOS.

Karnaugh Maps : règles de regroupement et optimisation

Explore les représentations cartographiques de Karnaugh, les règles de regroupement, l'optimisation et la technologie de portail TTL.

Logic Systems: Vue d'ensemble de la technologie

Fournit une vue d'ensemble de la technologie derrière les portes logiques, couvrant les familles TTL et CMOS et abordant les dangers statiques et dynamiques, les horloges fermées et le débouncing des commutateurs.

Portes CMOS et systèmes logiques

Couvre les bases des portes CMOS et des systèmes logiques, en soulignant les avantages de CMOS par rapport aux portes TTL.

Afficher plus

Concepts associés (30)

XOR gate

Logic family

HCMOS

Complementary metal oxide semi-conductor

Fonction OU

Afficher plus