Portes logiques complexes CMOS

Cette séance de cours couvre la construction, le retard et le dimensionnement des portes logiques CMOS. À partir de la construction de base des portes CMOS à l'aide du modèle de commutateur, l'instructeur explique les réseaux Pull-Up et Pull-Down, la réalisation des fonctions Positive, Negative et Non Unate et l'impact des chutes de seuil. La séance de cours se penche également sur la conception des portes CMOS générales, la synthèse des portes complexes et le dimensionnement du transistor pour les portes statiques et dynamiques. En outre, il discute des stratégies pour le dimensionnement des transistors, les effets de modèle dentrée résiduels, lestimation de retard à laide du modèle de retard Elmore, et la gestion des ventilateurs par le biais du dimensionnement progressif, de la réorganisation des entrées, de la restructuration logique et de linsertion de tampon.