Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.

Séance de cours

Analyse statique du chronométrage

Dans cours

EE-334: Digital systems design

Students will acquire basic knowledge about methodologies and tools for the design, optimization, and verification of custom digital systems/hardware. They learn how to design synchronous digital circuits on register transfer level, analyse their timing a ...

Description

Cette séance de cours couvre les principes de l'analyse de la synchronisation statique dans la conception de systèmes numériques, en se concentrant sur l'analyse de la synchronisation et les contraintes dans les circuits synchrones. Il explique les exigences de temps de configuration et de maintien pour capturer en toute sécurité les données, la caractérisation du retard dans les circuits combinatoires et les chemins critiques dans les circuits au niveau de la porte. L'instructeur discute du processus de vérification des conditions de synchronisation pour les chemins d'enregistrement et d'entrée à l'enregistrement, ainsi que des défis de l'analyse de la synchronisation statique au niveau de la porte et dans les conceptions hiérarchiques.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Enseignant·e

Andreas Peter Burg

Andreas Burg was born in Munich, Germany, in 1975. He received his Dipl.-Ing. degree in 2000 from the Swiss Federal Institute of Technology (ETH) Zurich, Zurich, Switzerland. He then joined the Integrated Systems Laboratory of ETH Zurich, from where he graduated with the Dr. sc. techn. degree in 2006. In 1998, he worked at Siemens Semiconductors, San Jose, CA. During his doctoral studies, he was an intern with Bell Labs Wireless Research for a total of one year. From 2006 to 2007, he held positions as postdoctoral researcher at the Integrated Systems Laboratory and at the Communication Theory Group of the ETH Zurich. In 2007 he co-founded Celestrius, an ETH-spinoff in the field of MIMO wireless communication, where he was responsible for the ASIC development as Director for VLSI. In January 2009, he joined ETH Zurich as SNF Assistant Professor and as head of the Signal Processing Circuits and Systems group at the Integrated Systems Laboratory. In January 2011, he became a Tenure Track Assistant Professor at the Ecole Polytechnique Federale de Lausanne (EPFL) where he is leading the Telecommunications Circuits Laboratory in the School of Engineering. In June 2018 he was promoted to the role of a Tenured Associate Professor. In 2000, Mr. Burg received the Willi Studer Award and the ETH Medal for his diploma and his diploma thesis, respectively. Mr. Burg was also awarded an ETH Medal for his Ph.D. dissertation in 2006. In 2008, he received a 4-years grant from the Swiss National Science Foundation (SNF) for an SNF Assistant Professorship. In his professional career, Mr. Burg was involved in the development of more than 25 ASICs. He is a member of the IEEE and of the European Association for Signal Processing (EURASIP). Research interests and expertise

Circuits and systems for telecommunications (wireless and wired)
Prototyping and silicon implementation of new communication technologies
Development of communication algorithms and optimization for hardware implementation
Low-power VLSI signal processing for communications and other applications
Digital integrated circuits
Circuits for image and video processing

Source officielle

Proximité ontologique

Électrotechnique

Ingénierie électronique: Électronique numérique

Concepts associés (32)

Register Transfer Level (RTL) est une méthode de description des architectures microélectroniques. Dans la conception RTL, le comportement d'un circuit est défini en termes d'envois de signaux ou de transferts de données entre registres, et les opérations logiques effectuées sur ces signaux. Le RTL est utilisé dans les langages de description matérielle (HDL) comme Verilog et VHDL pour créer des représentations d'un circuit à haut niveau, à partir duquel les représentations à plus bas niveau et le câblage réel peuvent être dérivés.

Timing closure

The Timing closure in VLSI design and electronics engineering is the process by which a logic design of a clocked synchronous circuit consisting of primitive elements such as combinatorial logic gates (AND, OR, NOT, NAND, NOR, etc.) and sequential logic gates (flip flops, latches, memories) is modified to meet its timing requirements. Unlike in a computer program where there is no explicit delay to perform a calculation, logic circuits have intrinsic and well defined delays to propagate inputs to outputs.

Porte logique

vignette|Composants TTL Une porte logique (gate) est un circuit électronique réalisant des opérations logiques (booléennes) sur une séquence de bits. Cette séquence est donnée par un signal d'entrée modulé en créneau (signal carré), et cadencé de façon précise par un circuit d'horloge, ou quartz. Les opérations logiques sont réalisées électriquement par une combinaison de bascules ou inverseurs, à base de transistors. Étant donné les capacités d'intégration en électronique, un circuit intégré comporte généralement plusieurs portes à la fois.

Électronique numérique

L'électronique numérique concerne le système ou la technologie appliquée dont les caractéristiques sont exprimées par des valeurs de nombres, en anglais digital signifiant « chiffre ». La meilleure fiabilité lors de la transmission des signaux numérisés procure en principe, un contrôle de bout en bout de la chaîne des signaux. Le mode numérique permet de s'affranchir le plus souvent du bruit de fond, des parasites et autres artefacts lors de la transmission et améliore notamment le rapport signal sur bruit.

Circuit synchrone

Un circuit synchrone est un circuit électronique numérique qui fonctionne à un rythme dicté par une horloge. Cette horloge interne au processeur donne à intervalles réguliers une impulsion électrique simultanée (en première approximation) à tous les composants du processeur. Sa fréquence peut atteindre quelques gigahertz (GHz) pour des processeurs récents. Les ordinateurs personnels usuels sont munis de processeurs synchrones.

Afficher plus

Séances de cours associées (32)

Logique numérique : circuits et conception

Introduit la logique numérique, couvrant l'algèbre booléenne, les portes logiques, les circuits combinatoires, les bascules et les machines d'état.

Logique : Construire des blocs de machines

Couvre les éléments logiques de base, les circuits séquentiels et les concepts de comptage binaire dans les systèmes numériques.

Mise en œuvre avec Transistors

Couvre la mise en œuvre d'un processeur avec transistors et met l'accent sur l'amélioration des performances grâce à diverses technologies et conceptions de circuits.

Analyse de synchronisation : conception de circuits synchrones Connectez-vous à Mediaspace pour regarder cette vidéo

Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.

Circuits logiques numériques : les fondamentaux de la mémoire et du décodeur Connectez-vous à Mediaspace pour regarder cette vidéo

Fournit une vue d'ensemble des circuits logiques numériques, en se concentrant sur les systèmes de mémoire et les décodeurs binaires, y compris leurs protocoles de fonctionnement et d'accès.

Afficher plus

Concepts associés (32)

Timing closure

Porte logique

Électronique numérique

Circuit synchrone

Afficher plus