Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.
Cette séance de cours explore la cohérence de la mémoire, la relation entre cohérence et cohérence, les défis de la faible cohérence et la mise en œuvre de la cohérence séquentielle. L'instructeur discute de l'impact des modèles de mémoire sur les performances, de l'exécution avec les tampons de stockage et de l'utilisation des opérations de clôture pour désactiver la cohérence du processeur. Des exemples concrets illustrent la faible cohérence des processeurs, le modèle de mémoire ARM et l'importance de la cohérence au niveau du langage. La séance de cours souligne la nécessité de garanties de bout en bout dans l'ordre de la mémoire et les implications des courses de données dans les langages de programmation tels que Java et C ++ 11. L'instructeur couvre également le concept de 'Data Race Free Sequential Consistency' et l'importance des variables de synchronisation pour assurer la cohérence de la mémoire dans toute la pile.
Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.
Regarder sur Mediaspace