Compactage de réponse dans les tests VLSI

Cette séance de cours couvre l'analyse de la réponse du circuit sous test (CUT) aux modèles de test dans les tests VLSI. Il explique les défis de la gestion de grandes quantités de données générées par la CUT et introduit des techniques de compactage pour réduire efficacement les données. La séance de cours traite de ses méthodes de compacteur de compte et de compacteur de compte de transition, en soulignant les principes et la probabilité de masquage de faute. Il explore également les concepts de contrôle de parité, de LFSR pour le compactage de réponse et de registre de signature à entrées multiples (MISR). L'utilisation de MISR pour le compactage des réponses et l'exemple modulaire MISR sont présentés, ainsi que l'analyse de la signature LFSR et de l'observateur de bloc logique intégré (BILBO) pour les tests. La séance de cours se termine par des discussions sur les points de test et les types de points de test dans les tests VLSI.