Séance de cours
Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.
Cette séance de cours couvre les instructions simultanées en VHDL, y compris l'assignation simple, l'assignation conditionnelle, l'assignation sélective et l'invocation des composantes. Il explique comment les instructions fonctionnent en parallèle, sans ordre spécifique, et montre des exemples d'affectations conditionnelles et sélectives. La séance de cours traite également de l'utilisation de composants pour déclarer des prototypes et générer des instructions conditionnelles itératives ou conditionnelles.