Concept

Langage de vérification de matériel

Un langage de vérification de matériel (Hardware verification language, ou HVL) est un langage permettant de vérifier et valider un circuit défini dans un langage de description de matériel (HDL). SystemVerilog est par exemple un HVL pour Verilog ; ce langage est notamment supporté par le logiciel libre Verilator. La méthodologie de vérification universelle (Universal Verification Methodology, ou UVM), est décrite dans le standard IEEE 1800.2-2020, et peut être effectuée à l'aide du module en langage Python pyuvm.

Source officielle

https://fr.wikipedia.org/wiki/Langage_de_vérification_de_matériel

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Cours associés (6)

EE-334: Digital systems design

Students will acquire basic knowledge about methodologies and tools for the design, optimization, and verification of custom digital systems/hardware. They learn how to design synchronous digital circuits on register transfer level, analyse their timing a ...

EE-390(a): Lab on hardware-software digital systems codesign

This course explores hardware-software co-design techniques to develop heterogeneous multi-core embedded systems running Linux on FPGAs. The course explores high-level synthesis tools (HLS) to design hardware accelerators that reduce total execution time a ...

CS-173: Fundamentals of digital systems

Welcome to the introductory course in digital design and computer architecture. In this course, we will embark on a journey into the world of digital systems, exploring the fundamental principles and concepts that underpin modern computing technology. ...

Afficher plus

Séances de cours associées (22)

Programmation FPGA avec Speedgoat: un aperçu complet

Couvre la programmation FPGA avec Speedgoat, en se concentrant sur la synthèse, les pratiques de conception et des exemples pratiques.

Circuits logiques numériques : modélisation CMOS et Verilog

Discute des circuits logiques numériques, en se concentrant sur la technologie CMOS et les techniques de modélisation Verilog.

PWM pour le contrôle de LED : Codage VHDL

Couvre la mise en œuvre de la modulation de largeur d'impulsion (PWM) pour le contrôle LED.

Afficher plus

Publications associées (1)

MOVAL: a framework for turning digital signal processing algorithms into custom chips

Martin Vetterli

A framework supported by a set of tools for turning digital signal processing algorithms into custom chips is proposed. The framework, called MOVAL, integrates analysis, layout synthesis and validation and is based on a structured top-down design methodology covering seven succinct abstraction levels: the behavioral, data representation, space/time, hardware, symbolic and geometric (mask) descriptions, and the chip. The top four levels efficiently cope with the implementation trade-offs and are all written

1986

Personnes associées (3)

Clément Pit-Claudel

Teaching & PhD PhD Students Yawen Guan, Kacper Feliks Korban, Can Cebeci, Alexandre Pinazza, Shardul Chiplunkar Courses Interactive Theorem Proving Project CS-642 A project-focused introduction to interactive theorem proving. Interactive theorem proving CS-428 A hands-on introduction to interactive theorem proving, computer-checked mathematics, compiler verification, proofs as programs, dependent types, and proof automation.Come learn how to write computer-checked proofs an

Thomas Emile Bourgeat

Enseignement et PhD Doctorant·es actuel·les Neelu Shivprakash Kalani, Jiawei Lin, Alexandre Pinazza, Jiacheng Ma, Martina Camaioni, Guokai Chen, Mohammadarman Soleimani Cours Computer security and privacy COM-301 C'est un cours d'introduction à la sécurité informatique et privée. L'objectif est de fournir aux étudiants les moyens de raisonner sur les problèmes de sécurité et de confidentialité et de leur donner les moyens de les affronter. Constructive Computer Architecture CS-62

Jean-Michel Sallese

Enseignement et PhD Doctorant·es actuel·les Marta Macaluso A dirigé les thèses EPFL de Luca Gautero, Fengda Sun, Frédéric Zanella, Lucian Barbut, Farzan Jazaeri, Camillo Stefanucci, Jacopo Bronuzzi, Georgi Gorine, Chiara Rossi, Viros Sriskaran, Arnout Devos, Gennaro Termo A co-dirigé les thèses EPFL de Louis Harik, Fabrizio Lo Conte, Maria-Alexandra Paun, Anurag Mangla, Pranav Vivek Kulkarni Cours Electronique EE-280 Présentation des principaux composants de base de l'électronique.Analyse

Concepts associés (1)

SystemVerilog

SystemVerilog est à la fois un langage de description, se basant pour cela sur Verilog, et un langage de vérification de matériel, permettant de faire de la simulation et vérification. Il est standardisé sous le numéro IEEE 1800 par l'Institute of Electrical and Electronics Engineers (IEEE). En 2020, le langage en était à la septième révision en 20 ans avec IEEE 1800-2017 publié en février 2018. Le développement de la norme est fait de façon transparente et collaborative, via le site accellera.mantishub.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.