Couvre les défauts liés et non liés dans les systèmes VLSI, les algorithmes de test de mars, les chemins critiques et les tests de défaut de retard de chemin.
Couvre la génération de modèles vectoriels de test, la modélisation des défauts, les tests structurels et fonctionnels et la mise en œuvre de l'expansion dans le temps.
Fournit une vue d'ensemble de la technologie derrière les portes logiques, couvrant les familles TTL et CMOS et abordant les dangers statiques et dynamiques, les horloges fermées et le débouncing des commutateurs.
Explique les principes et le fonctionnement des machines asynchrones, en se concentrant sur leur structure, leur fonctionnement et les concepts clés tels que la génération de glissement et de couple.
Introduit des mesures SCOAP pour l'analyse de testabilité dans les systèmes VLSI, couvrant la contrôlabilité, l'observabilité et la prédiction de longueur de vecteur de test.