Publication

Generalized Charge Based Model of Double Gate Junctionless FETs Including Inversion

Jean-Michel Sallese, Farzan Jazaeri, Lucian Barbut
2014
Journal Articles

Résumé

In this brief, we have developed a charge-based model for the symmetric double gate junctionless FET that also accounts for the inversion layer when the gate voltage is biased in deep depletion. Basically, this approach represents a generalization of a former model and aims at giving a unified description of junctionless field effect transistors beyond the domain of operation for which they have been designed. In addition to its interest for providing technology design rules, the new model is able to explain the unexpected increase in the gate capacitance when biasing the device in deep depletion.

Source officielle

https://infoscience.epfl.ch/entities/publication/e742d4f9-d648-4265-ab3f-7f2200a1206e

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Generalized Charge Based Model of Double Gate Junctionless FETs Including Inversion

Chattez avec Graph Search

Doping Engineering for PDP Optimization in SPADs Implemented in 55-nm BCD Process

Active Voltage Balancing with Seamless Integration into Dual Gate Driver for Series Connection of SiC MOSFETs

Strain relaxation and multidentate anchoring in n-type perovskite transistors and logic circuits