Publication

System and method for removing scalloping and tapering effects in high aspect ratio through-silicon vias of wafers

Edoardo Charbon, Sandro Carrara, Simone Frasca, Rebecca Camilla Leghziel
2021
Patents

Résumé

A method for manufacturing vias in a silicon wafer, the silicon wafer having a crystal orientation, and having a plane that is perpendicular to a surface of the wafer, tilted by 35.26°, the method comprising the steps of providing a mask having a rhomboidal-shaped opening onto a surface of the silicon wafer, such that edges of the rhomboidal-shaped opening line up with a plane of a crystalline structure of the silicon wafer, etching a hole in the silicon wafer at the rhomboidal-shaped opening, and polishing the hole after the etching by a anisotropic etching.

Source officielle

https://infoscience.epfl.ch/entities/publication/c00155a1-5fe9-4e9a-adfc-0ed1c1ed08d0

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

System and method for removing scalloping and tapering effects in high aspect ratio through-silicon vias of wafers

Chattez avec Graph Search

Bodily implant microelectrode and bodily implant microelectrode fabrication method

Experimental and ab initio derivation of interface stress in nanomultilayered coatings: Application to immiscible Cu/W system with variable in-plane stress

Towards Scalable Electronics: Synthetic 2D Materials for Large-Area 2D Circuit Integration