Publication

On performance of series connected CMOS vertical hall devices

Radivoje Popovic, Mirjana Banjevic
2008
Conference Papers

Résumé

Series connected (stacked) CMOS vertical Hall devices were analyzed on the basis of performance of a single five contacts device biased at different common mode voltages with respect to the substrate. The uneven influence of junction field effect on residual offset voltage, sensitivity and residual offset equivalent magnetic field was studied. It was shown that though junction field effect leads to some increase in offset voltage for devices with higher common mode, this effect can be minimized through suitable biasing.

Source officielle

https://infoscience.epfl.ch/entities/publication/3048091c-95f2-4a63-8751-537cd77cc374

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

On performance of series connected CMOS vertical hall devices

Chattez avec Graph Search

Electron Spin Qubit Architectures on Fully Depleted Silicon-On-Insulator Substrates for Scalable Quantum Computing

Design Trade-offs of Second Harmonic Minimization in Solid-State Transformers

A new double multiplication region method to design high sensitivity and wide spectrum SPADs in standard CMOS technologies