Publication

Design and Benchmarking of Hybrid CMOS-Spin Wave Device Circuits Compared to 10nm CMOS

2015
Conference Papers

Résumé

In this paper, we present a design and benchmarking methodology of Spin Wave Device (SWD) circuits based on micromagnetic modeling. SWD technology is compared against a 10nm FinFET CMOS technology, considering the key metrics of area, delay and power. We show that SWD circuits outperform the 10nm CMOS FinFET equivalents by a large margin. The area-delay-power product (ADPP) of SWD is smaller than CMOS for all benchmarks from 2.5× to 800×. On average, the area of SWD circuits is 3.5× smaller and the power consumption is two orders of magnitude lower compared to the 10nm CMOS reference circuits.

Source officielle

https://infoscience.epfl.ch/entities/publication/2c559703-c85d-4284-a386-001e89c3551f

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

2015
Conference Papers

Résumé

Source officielle

https://infoscience.epfl.ch/entities/publication/2c559703-c85d-4284-a386-001e89c3551f

À propos de ce résultat

Concepts associés (32)

Complementary metal oxide semi-conductor

vignette|Vue en coupe d'un transistor MOS On appelle CMOS, ou Complementary Metal Oxide Semiconductor, une technologie de fabrication de composants électroniques et, par extension, les composants fabriqués selon cette technologie. Ce sont pour la plupart des circuits logiques (NAND, NOR) comme ceux de la famille Transistor-Transistor logic (TTL) mais, à la différence de ces derniers, ils peuvent être aussi utilisés comme résistance variable.

Circuit intégré

Le circuit intégré (CI), aussi appelé puce électronique, est un composant électronique, basé sur un semi-conducteur, reproduisant une ou plusieurs fonctions électroniques plus ou moins complexes, intégrant souvent plusieurs types de composants électroniques de base dans un volume réduit (sur une petite plaque), rendant le circuit facile à mettre en œuvre. Il existe une très grande variété de ces composants divisés en deux grandes catégories : analogique et numérique.

Die shrink

En microélectronique, un die shrink est la réduction de la taille d'une puce électronique qui peut s'effectuer selon plusieurs manières : par changement de technique de gravure : un produit peut être converti par les équipes de développement, par exemple passer de de taille de transistor à : cela aura pour effet de fortement diminuer les dimensions de la puce. par une réduction optique de l'impression de la puce sur silicium.

Afficher plus

Publications associées (4)

Afficher plus

Design and Benchmarking of Hybrid CMOS-Spin Wave Device Circuits Compared to 10nm CMOS

Chattez avec Graph Search

TARNA: A 1.18-μW/Channel Topology-Aware Residual Recurrent CIM Processor for Zero-Shot Seizure Detection

Emerging Nanopatterning Methods based on MEMS Technology

A High-Frequency MOS Transistor Model and its Effects on Radio-Frequency Circuits