Processeur à jeu d'instructions réduitUn processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par un jeu d'instructions visant la rapidité d'exécution grâce à la facilité de décodage et d'exécution en pipeline des instructions machine. À la fin des années 1980 et au début des années 1990, cette stratégie permet aux microprocesseurs RISC d'obtenir de meilleures performances que les architectures anciennes, de type CISC (de l'anglais complex instruction-set computer).
Central processing unitA central processing unit (CPU)—also called a central processor or main processor—is the most important processor in a given computer. Its electronic circuitry executes instructions of a computer program, such as arithmetic, logic, controlling, and input/output (I/O) operations. This role contrasts with that of external components, such as main memory and I/O circuitry, and specialized coprocessors such as graphics processing units (GPUs). The form, design, and implementation of CPUs have changed over time, but their fundamental operation remains almost unchanged.
Ordinateur à jeu d'instruction uniqueUn ordinateur à un jeu d'instruction unique (one-instruction set computer, OISC), parfois appelé processeur à jeu d'instructions réduit ultime (ultimate reduced instruction set computer URISC), est une machine abstraite qui n'utilise qu'une seule instruction évitant le besoin d'un code opération en langage machine. Avec un choix judicieux pour l'instruction unique et des ressources infinies, un OISC est capable d'être un ordinateur universel de la même manière que les ordinateurs traditionnels qui ont plusieurs instructions.
Cache control instructionIn computing, a cache control instruction is a hint embedded in the instruction stream of a processor intended to improve the performance of hardware caches, using foreknowledge of the memory access pattern supplied by the programmer or compiler. They may reduce cache pollution, reduce bandwidth requirement, bypass latencies, by providing better control over the working set. Most cache control instructions do not affect the semantics of a program, although some can.
Intel P6La microarchitecture P6 est une architecture de microprocesseurs x86 d'Intel, utilisée dans les processeurs Pentium Pro, Pentium II, Pentium III, Pentium M, Core 1, et certains Pentium Dual-Core et Celeron.
CeleronLe Celeron est un microprocesseur d'entrée de gamme produit par Intel. Le premier Celeron a été annoncé le et utilisé pour la première fois le pour une version entrée de gamme du Pentium . L'objectif était à l'époque de proposer une offre entrée de gamme face à la concurrence (AMD K6, Cyrix MII, IDT Winchip...) Le Celeron constitue une version moins performante d'un autre processeur destinée à une utilisation demandant une puissance d'exécution faible (par exemple consultation de sites web et utilisation de logiciels de bureautique), à un coût réduit.
R8000Le R8000 est un microprocesseur à architecture MIPS développé par MIPS Technologies, Toshiba, et Weitek, sorti en 1994. Il utilise le jeu d'instructions MIPS IV. thumb|Processeur R8000 Le R8000 a une structure de pipeline permettant de traiter quatre instructions en parallèle, et présente la particularité d'avoir un étage d'adresses et d'exécution inversés l'un par rapport à l'autre. La fréquence est de . Parallel Computing Technologies Architecture MIPS MIPS Technologies Le R8000 sur irisa Article de Byte
Intel Core 2Les sont une famille de microprocesseurs x86-64 grand-public, fabriqués par Intel à partir de la microarchitecture Core et existant en versions mono (« Solo »), double (« Duo ») ou quadruple cœurs (« Quad »). Couvrant une grande variété de domaines d'utilisation (ordinateurs de bureau, portables, ultra portables, stations de travail et serveurs), ils furent produits de 2006 à 2011. Leurs successeurs furent les microprocesseurs de la famille Nehalem, utilisant une microarchitecture du même nom.
X86La famille x86 regroupe les microprocesseurs compatibles avec le jeu d'instructions de l'Intel 8086. Cette série est nommée IA-32 (pour Intel architecture 32 bits) par Intel pour ses processeurs à partir du Pentium. Un constructeur de microprocesseur pour PC doit maintenir une compatibilité descendante avec ce jeu d'instructions s'il veut que les logiciels déjà écrits fonctionnent sur les nouveaux microprocesseurs. Le nom est un terme générique pour la famille de processeurs Intel, le "x" correspondant à plusieurs valeurs, depuis le 8086, en passant par 80286, 80386 ou 80486.
Hazard (computer architecture)In the domain of central processing unit (CPU) design, hazards are problems with the instruction pipeline in CPU microarchitectures when the next instruction cannot execute in the following clock cycle, and can potentially lead to incorrect computation results. Three common types of hazards are data hazards, structural hazards, and control hazards (branching hazards). There are several methods used to deal with hazards, including pipeline stalls/pipeline bubbling, operand forwarding, and in the case of out-of-order execution, the scoreboarding method and the Tomasulo algorithm.
Database transactionA database transaction symbolizes a unit of work, performed within a database management system (or similar system) against a database, that is treated in a coherent and reliable way independent of other transactions. A transaction generally represents any change in a database. Transactions in a database environment have two main purposes: To provide reliable units of work that allow correct recovery from failures and keep a database consistent even in cases of system failure.
Cache prefetchingCache prefetching is a technique used by computer processors to boost execution performance by fetching instructions or data from their original storage in slower memory to a faster local memory before it is actually needed (hence the term 'prefetch'). Most modern computer processors have fast and local cache memory in which prefetched data is held until it is required. The source for the prefetch operation is usually main memory.
