Séance de cours

Keylock en VHDL et sur FPGA

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

EE-334: Digital systems design

Students will acquire basic knowledge about methodologies and tools for the design, optimization, and verification of custom digital systems/hardware. They learn how to design synchronous digital circuits on register transfer level, analyse their timing a ...

Description

Cette séance de cours couvre la conception d'un système KeyLock en VHDL, en se concentrant sur l'implémentation FSM pour la validation des clés et l'indication des LED. Il explique l'architecture de haut niveau, les traductions de signaux et les types FSM. Les erreurs courantes et les améliorations potentielles sont discutées, ainsi que le processus séquentiel FSM et la composante keylock chronométrée. La séance de cours aborde également les processus combinatoires et chronométrés des FSM, en mettant en évidence les états, les compteurs et les déclarations de signaux des FSM.

Enseignant·e

Andreas Peter Burg

Andreas Burg was born in Munich, Germany, in 1975. He received his Dipl.-Ing. degree in 2000 from the Swiss Federal Institute of Technology (ETH) Zurich, Zurich, Switzerland. He then joined the Integrated Systems Laboratory of ETH Zurich, from where he graduated with the Dr. sc. techn. degree in 2006. In 1998, he worked at Siemens Semiconductors, San Jose, CA. During his doctoral studies, he was an intern with Bell Labs Wireless Research for a total of one year. From 2006 to 2007, he held positions as postdoctoral researcher at the Integrated Systems Laboratory and at the Communication Theory Group of the ETH Zurich. In 2007 he co-founded Celestrius, an ETH-spinoff in the field of MIMO wireless communication, where he was responsible for the ASIC development as Director for VLSI. In January 2009, he joined ETH Zurich as SNF Assistant Professor and as head of the Signal Processing Circuits and Systems group at the Integrated Systems Laboratory. In January 2011, he became a Tenure Track Assistant Professor at the Ecole Polytechnique Federale de Lausanne (EPFL) where he is leading the Telecommunications Circuits Laboratory in the School of Engineering. In June 2018 he was promoted to the role of a Tenured Associate Professor. In 2000, Mr. Burg received the Willi Studer Award and the ETH Medal for his diploma and his diploma thesis, respectively. Mr. Burg was also awarded an ETH Medal for his Ph.D. dissertation in 2006. In 2008, he received a 4-years grant from the Swiss National Science Foundation (SNF) for an SNF Assistant Professorship. In his professional career, Mr. Burg was involved in the development of more than 25 ASICs. He is a member of the IEEE and of the European Association for Signal Processing (EURASIP). Research interests and expertise

Circuits and systems for telecommunications (wireless and wired)
Prototyping and silicon implementation of new communication technologies
Development of communication algorithms and optimization for hardware implementation
Low-power VLSI signal processing for communications and other applications
Digital integrated circuits
Circuits for image and video processing

Source officielle

Concepts associés (32)

Automate fini non déterministe

Un automate fini (on dit parfois, par une traduction littérale de l'anglais, machine à états finis, au lieu de machine avec un nombre fini d'états ou machine à états finie ou machine finie à états), finite-state automaton ou finite-state machine (FSA, FSM), est une machine abstraite qui est un outil fondamental en mathématiques discrètes et en informatique. On les retrouve dans la modélisation de processus, le contrôle, les protocoles de communication, la vérification de programmes, la théorie de la calculabilité, dans l'étude des langages formels et en compilation.

Transducteur fini

En informatique théorique, en linguistique, et en particulier en théorie des automates, un transducteur fini (appelé aussi transducteur à états finis par une traduction littérale de l'anglais finite state transducer) est un automate fini avec sorties. C'est une extension des automates finis. Ils opèrent en effet sur les mots sur un alphabet d'entrée et, au lieu de simplement accepter ou refuser le mot, ils le transforment, de manière parfois non déterministe, en un ou plusieurs mots sur un alphabet de sortie.

Automate fini déterministe

Un automate fini déterministe, parfois abrégé en AFD (en anglais deterministic finite automaton, abrégé en DFA) est un automate fini dont les transitions à partir de chaque état sont déterminées de façon unique par le symbole d'entrée. Un tel automate se distingue ainsi d'un automate fini non déterministe, où au contraire plusieurs possibilités de transitions peuvent exister simultanément pour un état et un symbole d'entrée donné.

VHDL

VHDL est un langage de description de matériel destiné à représenter le comportement ainsi que l'architecture d’un système électronique numérique. Son nom complet est VHSIC Hardware Description Language. L'intérêt d'une telle description réside dans son caractère exécutable : une spécification décrite en VHDL peut être vérifiée par simulation, avant que la conception détaillée ne soit terminée.

Business Process Management

Le Business Process Management (BPM), ou Gestion des Processus Métiers, permet d’avoir une vue d’ensemble de processus métiers de l’organisation et de leurs interactions pour les optimiser et les automatiser autant que possible. Pour ce faire, il faut analyser le fonctionnement réel de l'entreprise afin de le modéliser informatiquement, par exemple avec le formalisme BPMN et les outils associés. Dans une deuxième étape, les processus automatisés, même partiellement, font l'objet d'un monitoring (Cf.

Afficher plus

Séances de cours associées (32)

Arbiter FSM & FPGA Implémentation

Couvre la conception d'un Arbiter FSM en VHDL pour la conception de systèmes numériques, en mettant l'accent sur la gestion du temps d'accès.

Systèmes logiques : circuits séquentiels et combinatoires

Couvre les concepts fondamentaux des systèmes logiques, y compris les circuits séquentiels et combinatoires, les diagrammes détat et les machines détat fini.

Systèmes numériques: Flip-Flops, registres et compteurs

Fournit une vue d'ensemble des tongs, des registres et des compteurs dans les systèmes numériques.

Machines à états finis: bases et conception

Introduit des machines à états finis, couvrant les bases, la conception et les applications pratiques telles que les décodeurs et les encodeurs.

Les machines à états finis : Medvedev vs. Moore vs. Mealy

Comparaison des modèles Medvedev, Moore et Mealy FSM et de leurs structures.

Afficher plus

Concepts associés (32)

Automate fini non déterministe

Transducteur fini

Automate fini déterministe

VHDL

Business Process Management

Afficher plus