Séance de cours

Architecture de mémoire SRAM

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

EE-429: Fundamentals of VLSI design

The course introduces the fundamentals of digital integrated circuits and the technology aspects from a designers perspective. It focuses mostly on transistor level, but discusses also the extension to large digital semicustom designs. ...

Description

Cette séance de cours couvre les principes fondamentaux de la conception VLSI liés à la SRAM, y compris la structure des matrices de mémoire pour une meilleure densité, différents types de mémoires, le mélange et la correspondance dans la hiérarchie de la mémoire, l'importance de la SRAM dans la conception des circuits intégrés et l'organisation physique du réseau de cellules de bits. Il explique comment les mémoires regroupent les éléments de stockage dans des tableaux personnalisés, l'organisation logique et physique des mémoires et l'accès au tableau avec les périphériques de base.

Enseignant·e·s (2)

Alexandre Sébastien Julien Willommet

Enseignement et PhD Cours Fundamentals of VLSI design EE-429 Le cours présente les principes fondamentaux des circuits intégrés numériques et les aspects technologiques du point de vue des concepteurs. Il se concentre principalement sur le niveau des transistors, mais discute également de l'extension aux grandes conceptions numériques semi-personnalisées. Lab in advanced VLSI design EE-490(b) Ces labs couvrent les techniques avancées de conception de circuit integrés. Méthode

Andreas Peter Burg

Andreas Burg was born in Munich, Germany, in 1975. He received his Dipl.-Ing. degree in 2000 from the Swiss Federal Institute of Technology (ETH) Zurich, Zurich, Switzerland. He then joined the Integrated Systems Laboratory of ETH Zurich, from where he graduated with the Dr. sc. techn. degree in 2006. In 1998, he worked at Siemens Semiconductors, San Jose, CA. During his doctoral studies, he was an intern with Bell Labs Wireless Research for a total of one year. From 2006 to 2007, he held positions as postdoctoral researcher at the Integrated Systems Laboratory and at the Communication Theory Group of the ETH Zurich. In 2007 he co-founded Celestrius, an ETH-spinoff in the field of MIMO wireless communication, where he was responsible for the ASIC development as Director for VLSI. In January 2009, he joined ETH Zurich as SNF Assistant Professor and as head of the Signal Processing Circuits and Systems group at the Integrated Systems Laboratory. In January 2011, he became a Tenure Track Assistant Professor at the Ecole Polytechnique Federale de Lausanne (EPFL) where he is leading the Telecommunications Circuits Laboratory in the School of Engineering. In June 2018 he was promoted to the role of a Tenured Associate Professor. In 2000, Mr. Burg received the Willi Studer Award and the ETH Medal for his diploma and his diploma thesis, respectively. Mr. Burg was also awarded an ETH Medal for his Ph.D. dissertation in 2006. In 2008, he received a 4-years grant from the Swiss National Science Foundation (SNF) for an SNF Assistant Professorship. In his professional career, Mr. Burg was involved in the development of more than 25 ASICs. He is a member of the IEEE and of the European Association for Signal Processing (EURASIP). Research interests and expertise

Circuits and systems for telecommunications (wireless and wired)
Prototyping and silicon implementation of new communication technologies
Development of communication algorithms and optimization for hardware implementation
Low-power VLSI signal processing for communications and other applications
Digital integrated circuits
Circuits for image and video processing

Source officielle

Concepts associés (32)

Field-programmable gate array

A field-programmable gate array (FPGA) is an integrated circuit designed to be configured after manufacturing. The FPGA configuration is generally specified using a hardware description language (HDL), similar to that used for an application-specific integrated circuit (ASIC). Circuit diagrams were previously used to specify the configuration, but this is increasingly rare due to the advent of electronic design automation tools. FPGAs contain an array of programmable logic blocks, and a hierarchy of reconfigurable interconnects allowing blocks to be wired together.

Gate array

A gate array is an approach to the design and manufacture of application-specific integrated circuits (ASICs) using a prefabricated chip with components that are later interconnected into logic devices (e.g. NAND gates, flip-flops, etc.) according to custom order by adding metal interconnect layers in the factory. It was popular during the upheaval in the semiconductor industry in the 1980s, and its usage declined by the end of the 1990s.

Programmable Array Logic

Programmable Array Logic (PAL) is a family of programmable logic device semiconductors used to implement logic functions in digital circuits introduced by Monolithic Memories, Inc. (MMI) in March 1978. MMI obtained a registered trademark on the term PAL for use in "Programmable Semiconductor Logic Circuits". The trademark is currently held by Lattice Semiconductor. PAL devices consisted of a small PROM (programmable read-only memory) core and additional output logic used to implement particular desired logic functions with few components.

Hiérarchie de mémoire

Dans un ordinateur, le processeur accède aux instructions du programme à exécuter ainsi qu'aux données nécessaires à son exécution depuis la mémoire. Il existe une hiérarchie des mémoires informatiques : les plus rapides sont les plus coûteuses, donc en nombre limité, et placées le plus près du processeur (les registres font partie intégrante du processeur). Les plus lentes sont les moins coûteuses et sont éloignées du processeur. Le matériel et le système d'exploitation sont responsables du déplacement des objets le long de cette hiérarchie.

Conception assistée par ordinateur pour l'électronique

La CAO électronique (pour Conception assistée par ordinateur électronique), nommée également en anglais EDA (pour Electronic design automation), est la catégorie des outils servant à la conception et la production des systèmes électroniques allant des circuits imprimés jusqu'aux circuits intégrés. Le terme CAO est aussi utilisé pour désigner la CAO mécanique, la conception assistée par ordinateur et la fabrication assistée par ordinateur en électronique et en électrotechnique.

Afficher plus

Séances de cours associées (56)

Memory Design : organisation et fonctionnement

Couvre la classification, l'organisation et la conception de mémoires semi-conductrices telles que SRAM, DRAM et MRAM.

Mémoires : Evolution et types

Explore l'évolution et la taxonomie des souvenirs, en se concentrant sur les différences SRAM et DRAM, la disposition de la mémoire et la taxonomie fonctionnelle.

Conception de la mémoire: Multiplexeurs de colonnes

Se penche sur la conception de la mémoire, en particulier les multiplexeurs à colonnes et les structures de cellules DRAM.

CS-200 -- 1c. Instruction Set Architecture

Évolution de la mémoire : de la DRAM à la SRAM

Couvre l'augmentation historique des cellules de mémoire par puce, l'importance de la mémoire dans les architectures de circuits intégrés modernes, l'augmentation spectaculaire du temps de test et divers défauts de mémoire.

Afficher plus

Concepts associés (32)

Field-programmable gate array

Gate array

Programmable Array Logic

Hiérarchie de mémoire

Conception assistée par ordinateur pour l'électronique

Afficher plus