Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.

Séance de cours

Distribution de l'horloge et arbre de l'horloge

Dans cours

EE-431: Advanced VLSI design

In this project-based course, students collect hands-on experience with designing full-custom digital VLSI circuits in dynamic logic. They learn to carry out the design and optimization on transistor level, including logic and clock tree, the verification, ...

Description

Cette séance de cours couvre l'importance de la distribution de l'horloge dans les conceptions logiques CMOS synchrones, l'impact de l'inclinaison de l'horloge due à une distribution non idéale, les raisons de l'inclinaison de l'horloge, les stratégies pour construire un arbre d'horloge efficace, y compris l'utilisation d'arbres tampons, la distribution de l'horloge H-tree et les défis de l'équilibrage des arbres d'horloge.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Enseignant·e·s (2)

Andreas Peter Burg

Andreas Burg was born in Munich, Germany, in 1975. He received his Dipl.-Ing. degree in 2000 from the Swiss Federal Institute of Technology (ETH) Zurich, Zurich, Switzerland. He then joined the Integrated Systems Laboratory of ETH Zurich, from where he graduated with the Dr. sc. techn. degree in 2006. In 1998, he worked at Siemens Semiconductors, San Jose, CA. During his doctoral studies, he was an intern with Bell Labs Wireless Research for a total of one year. From 2006 to 2007, he held positions as postdoctoral researcher at the Integrated Systems Laboratory and at the Communication Theory Group of the ETH Zurich. In 2007 he co-founded Celestrius, an ETH-spinoff in the field of MIMO wireless communication, where he was responsible for the ASIC development as Director for VLSI. In January 2009, he joined ETH Zurich as SNF Assistant Professor and as head of the Signal Processing Circuits and Systems group at the Integrated Systems Laboratory. In January 2011, he became a Tenure Track Assistant Professor at the Ecole Polytechnique Federale de Lausanne (EPFL) where he is leading the Telecommunications Circuits Laboratory in the School of Engineering. In June 2018 he was promoted to the role of a Tenured Associate Professor. In 2000, Mr. Burg received the Willi Studer Award and the ETH Medal for his diploma and his diploma thesis, respectively. Mr. Burg was also awarded an ETH Medal for his Ph.D. dissertation in 2006. In 2008, he received a 4-years grant from the Swiss National Science Foundation (SNF) for an SNF Assistant Professorship. In his professional career, Mr. Burg was involved in the development of more than 25 ASICs. He is a member of the IEEE and of the European Association for Signal Processing (EURASIP). Research interests and expertise

Circuits and systems for telecommunications (wireless and wired)
Prototyping and silicon implementation of new communication technologies
Development of communication algorithms and optimization for hardware implementation
Low-power VLSI signal processing for communications and other applications
Digital integrated circuits
Circuits for image and video processing

Alexandre Sébastien Julien Levisse

Source officielle

Concepts associés (14)

Signal d'horloge

vignette|Un signal d'horloge est typiquement un signal carré. vignette|Un signal d'horloge est produit par un générateur d'horloge, ici dans un ordinateur de bureau, constitué d'une puce (à droite) et d'un résonateur (à gauche). vignette|Connecteur PS/2 : le signal d'horloge se trouve sur les broches 5 et 6, respectivement pour la souris et le clavier. Un signal d’horloge est, en électronique, et particulièrement en électronique numérique, un signal électrique oscillant qui rythme les actions d'un circuit.

Clock skew

Clock skew (sometimes called timing skew) is a phenomenon in synchronous digital circuit systems (such as computer systems) in which the same sourced clock signal arrives at different components at different times due to gate or, in more advanced semiconductor technology, wire signal propagation delay. The instantaneous difference between the readings of any two clocks is called their skew. The operation of most digital circuits is synchronized by a periodic signal known as a "clock" that dictates the sequence and pacing of the devices on the circuit.

Porte logique

vignette|Composants TTL Une porte logique (gate) est un circuit électronique réalisant des opérations logiques (booléennes) sur une séquence de bits. Cette séquence est donnée par un signal d'entrée modulé en créneau (signal carré), et cadencé de façon précise par un circuit d'horloge, ou quartz. Les opérations logiques sont réalisées électriquement par une combinaison de bascules ou inverseurs, à base de transistors. Étant donné les capacités d'intégration en électronique, un circuit intégré comporte généralement plusieurs portes à la fois.

Logic family

In computer engineering, a logic family is one of two related concepts: A logic family of monolithic digital integrated circuit devices is a group of electronic logic gates constructed using one of several different designs, usually with compatible logic levels and power supply characteristics within a family. Many logic families were produced as individual components, each containing one or a few related basic logical functions, which could be used as "building-blocks" to create systems or as so-called "glue" to interconnect more complex integrated circuits.

Fonction NON

La fonction NON (NOT en anglais) est un opérateur logique de l'algèbre de Boole et exprime un « état » en fonction de conditions. À un opérande, qui peut avoir la valeur VRAI ou FAUX, il associe un résultat qui a lui-même la valeur inverse de celle de l'opérande. Le circuit intégré 7404 intègre six portes logiques inverseuses du type NON. On la note Il correspond, en arithmétique, à : Une lampe s'allume lorsque l'on n'appuie pas sur « a ». La fonction « NON » est caractérisée par un interrupteur NF (normalement fermé).

Afficher plus

Séances de cours associées (28)

Electronique supraconductrice : Perspective des matériaux

Couvre le fonctionnement du commutateur Josephson Atto Weber, les limites de la logique de verrouillage et les avantages de la logique Quantum Rapid Single Flux.

Logic Gates et la technologie IC Connectez-vous à Mediaspace pour regarder cette vidéo

Explore la mise en œuvre de portes logiques dans le matériau semi-conducteur, en se concentrant sur les technologies TTL et CMOS, les circuits intégrés, les dangers, les horloges, les bascules D et le débouncing des commutateurs.

Logic Systems: Vue d'ensemble de la technologie Connectez-vous à Mediaspace pour regarder cette vidéo

Fournit une vue d'ensemble de la technologie derrière les portes logiques, couvrant les familles TTL et CMOS et abordant les dangers statiques et dynamiques, les horloges fermées et le débouncing des commutateurs.

Analyse de synchronisation : conception de circuits synchrones Connectez-vous à Mediaspace pour regarder cette vidéo

Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.

Logique dynamique : bases et implémentations Connectez-vous à Mediaspace pour regarder cette vidéo

Explore les fondamentaux de la logique dynamique, les dangers, les problèmes de partage de charge, les systèmes de pointage et diverses implémentations pour améliorer les performances.

Afficher plus

Concepts associés (14)