Séance de cours

Architectures et logiciels fiables

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

CS-487: Industrial automation

This course consists of two parts:

architecture of automation systems, hands-on lab
dependable systems and handling of faults and failures in real-time systems, including fault-tolerant computing ...

Description

Cette séance de cours couvre le concept d'architectures fiables, de détection d'erreurs, de structures tolérantes aux pannes et de problèmes dans les implémentations workby et standby. Il se penche sur les méthodes de détection des erreurs, la détection des défauts physiques et l'importance des processeurs de surveillance. La séance de cours traite également du problème des généraux byzantins, de la défaillance des missiles Patriot et d'exemples d'architectures fiables telles qu'ABB double contrôleur et Boeing 777 Primary Flight Control. En outre, il explore l'importance de la vérification formelle, des tests et des blocs de récupération pour assurer la fiabilité du logiciel.

Enseignant·e

Jean-Charles Tournier

Enseignement et PhD Cours Industrial automation CS-487

Source officielle

Concepts associés (32)

Vérification formelle

In the context of hardware and software systems, formal verification is the act of proving or disproving the correctness of intended algorithms underlying a system with respect to a certain formal specification or property, using formal methods of mathematics. Formal verification can be helpful in proving the correctness of systems such as: cryptographic protocols, combinational circuits, digital circuits with internal memory, and software expressed as source code.

Méthode formelle (informatique)

En informatique, les méthodes formelles sont des techniques permettant de raisonner rigoureusement, à l'aide de logique mathématique, sur un programme informatique ou du matériel électronique numérique, afin de démontrer leur validité par rapport à une certaine spécification. Elles reposent sur les sémantiques des programmes, c'est-à-dire sur des descriptions mathématiques formelles du sens d'un programme donné par son code source (ou, parfois, son code objet).

Formal specification

In computer science, formal specifications are mathematically based techniques whose purpose are to help with the implementation of systems and software. They are used to describe a system, to analyze its behavior, and to aid in its design by verifying key properties of interest through rigorous and effective reasoning tools. These specifications are formal in the sense that they have a syntax, their semantics fall within one domain, and they are able to be used to infer useful information.

Runtime verification

Runtime verification is a computing system analysis and execution approach based on extracting information from a running system and using it to detect and possibly react to observed behaviors satisfying or violating certain properties. Some very particular properties, such as datarace and deadlock freedom, are typically desired to be satisfied by all systems and may be best implemented algorithmically. Other properties can be more conveniently captured as formal specifications.

Tolérance aux pannes

vignette|Fichier GIF animé de 8 algorithmes ECT dans un réseau 802.1aq. La source est surlignée en violet, la destination en jaune. Les lignes violettes sont des chemins entre la source et la destination et l'épaisseur indique combien de chemins traversent un lien donné. La tolérance aux pannes (ou « insensibilité aux pannes ») désigne une méthode de conception permettant à un système de continuer à fonctionner, éventuellement de manière réduite (on dit aussi en « mode dégradé »), au lieu de tomber complètement en panne, lorsque l'un de ses composants ne fonctionne plus correctement.

Afficher plus

Séances de cours associées (63)

Correspondance logicielle: Test et vérification

Explore l'exactitude des logiciels grâce à des tests, à la vérification, au flou de propriété et au contrôle dynamique du flux d'information.

Vue d'ensemble de la fiabilité

Explore la fiabilité dans l'automatisation industrielle, couvrant la fiabilité, la sécurité, les caractéristiques des pannes et des exemples de sources de défaillance dans diverses industries.

Test basé sur la propriété: QuickChick

Explore les tests basés sur des propriétés en utilisant QuickChick, en mettant l'accent sur l'exactitude des logiciels, les spécifications et le contrôle dynamique du flux d'information.

Des tests à la preuve

Explore les concepts d'ingénierie logicielle, en soulignant l'importance des tests et des spécifications claires pour assurer l'exactitude du logiciel.

Introduction à la vérification formelle

Introduit la vérification formelle, en mettant l'accent sur la preuve rigoureuse de l'exactitude du système et l'utilisation de modèles mathématiques.

Afficher plus

Concepts associés (32)

Vérification formelle

Méthode formelle (informatique)