Zen 4Zen 4 is the codename for a CPU microarchitecture designed by AMD, released on September 27, 2022. It is the successor to Zen 3 and uses TSMC's N5 process for CCDs. Zen 4 powers Ryzen 7000 mainstream desktop processors (codenamed "Raphael") and will be used in high-end mobile processors (codenamed "Dragon Range"), thin & light mobile processors (codenamed "Phoenix"), as well as EPYC 9004 server processors (codenamed "Genoa" and "Bergamo").
Core (microarchitecture)La microarchitecture Core est une microarchitecture x86 d'Intel, qui succède en 2006 aux architectures P6 et NetBurst. Elle fut utilisée par tous les processeurs x86 produits par Intel à l'époque, depuis le processeur pour ordinateur portable jusqu'au processeur Xeon pour serveur, d'abord gravés en puis en . Les processeurs de marque Core 2 utilisent exclusivement l'architecture Core. « Core » est en anglais un nom commun signifiant « noyau » ou « cœur », et désignant en informatique l'ensemble des structures constituant un seul microprocesseur : unités de décodages, de prédiction, d'exécution, cache L1, etc.
Pipeline (computing)In computing, a pipeline, also known as a data pipeline, is a set of data processing elements connected in series, where the output of one element is the input of the next one. The elements of a pipeline are often executed in parallel or in time-sliced fashion. Some amount of buffer storage is often inserted between elements. Computer-related pipelines include: Instruction pipelines, such as the classic RISC pipeline, which are used in central processing units (CPUs) and other microprocessors to allow overlapping execution of multiple instructions with the same circuitry.
Zen 3Zen 3 is the codename for a CPU microarchitecture by AMD, released on November 5, 2020. It is the successor to Zen 2 and uses TSMC's 7 nm process for the chiplets and GlobalFoundries's 14 nm process for the I/O die on the server chips and 12 nm for desktop chips. Zen 3 powers Ryzen 5000 mainstream desktop processors (codenamed "Vermeer") and Epyc server processors (codenamed "Milan"). Zen 3 is supported on motherboards with 500 series chipsets; 400 series boards also saw support on select B450 / X470 motherboards with certain BIOSes.
Ordinateur à jeu d'instruction uniqueUn ordinateur à un jeu d'instruction unique (one-instruction set computer, OISC), parfois appelé processeur à jeu d'instructions réduit ultime (ultimate reduced instruction set computer URISC), est une machine abstraite qui n'utilise qu'une seule instruction évitant le besoin d'un code opération en langage machine. Avec un choix judicieux pour l'instruction unique et des ressources infinies, un OISC est capable d'être un ordinateur universel de la même manière que les ordinateurs traditionnels qui ont plusieurs instructions.
Pentium MLe processeur Pentium M (pour Pentium Mobile) est un processeur 32 bits de la famille x86 fabriqué par Intel dont l'architecture est dérivée de celle du Pentium III. Ce processeur a été conçu pour remplacer les Pentium 4-M mobiles, dont la consommation excessive est rapidement devenue un handicap. Il en reprend le bus quad pumped (jusqu'à 4 paquets de 64 bits peuvent circuler par cycle d'horloge), son prédicteur de branchement (amélioré pour l'occasion), ainsi que le jeu d'instructions SSE2.
Segmentation (informatique)En informatique, la segmentation est une technique de découpage de la mémoire. Elle est gérée par l'unité de segmentation de l'unité de gestion mémoire (dite MMU, Memory Management Unit), utilisée sur les systèmes d'exploitation modernes, qui divise la mémoire physique (dans le cas de la segmentation pure) ou la mémoire virtuelle (dans le cas de la segmentation avec pagination) en segments caractérisés par leur adresse de début et leur taille (décalage).
Intel 4004Le 4004 d'Intel est le premier microprocesseur commercialisé, c'est-à-dire la première intégration réussie d'une grande partie des fonctions d'un processeur sur un seul et unique circuit intégré. Il est d'abord produit en exclusivité pour l'industriel qui a commandité son développement, Busicom, en . Après avoir fait lever la clause d'exclusivité, Intel annonce sa commercialisation le . Sa réalisation est rendue possible par la toute nouvelle technologie des self-aligned gates, qui permet à son concepteur, Federico Faggin, d'intégrer sur un même circuit intégré transistors.
Intel AtomAtom est une marque d'Intel regroupant sous son nom plusieurs microarchitectures destinées principalement aux netbooks (initialement MID) et nettops puis qui s'est ensuite diversifiée vers les systèmes embarqués, l'électronique grand public (Box internet) et surtout les smartphones et tablettes tactiles. De par leurs environnements, ces processeurs sont conçus pour offrir une faible consommation électrique, gage d'autonomie, et par là même un faible dégagement thermique (TDP) favorisant ainsi leur intégration dans des systèmes compacts.
Intel PentiumLIntel Pentium est le microprocesseur de de la famille Intel x86. Lancé en , il succède à l' et précède le Pentium Pro. Le Pentium MMX est une évolution mineure du Pentium. Intel a réutilisé la marque déposée « Pentium » pour de nombreux autres microprocesseurs, et le premier microprocesseur à porter ce nom est parfois appelé Pentium original pour le distinguer des suivants.
Registre d'Adresse Mémoirevignette|Représentation du registre d'adresse mémoire (MAR dans le schéma pour Memory Address Register) dans le processeur (CPU pour Central Processing Unit) Dans un ordinateur, le Registre d'Adresse Mémoire (RAM) (Speicheradressregister en allemand ou Memory Address Register en anglais) est un registre qui contient l'adresse mémoire depuis laquelle ou vers laquelle une donnée est lue ou écrite par le processeur. En d'autre mots, RAM contient la position en mémoire de la donnée qui doit être accédée.
Classic RISC pipelineIn the history of computer hardware, some early reduced instruction set computer central processing units (RISC CPUs) used a very similar architectural solution, now called a classic RISC pipeline. Those CPUs were: MIPS, SPARC, Motorola 88000, and later the notional CPU DLX invented for education. Each of these classic scalar RISC designs fetches and tries to execute one instruction per cycle. The main common concept of each design is a five-stage execution instruction pipeline.
