Séance de cours

Interconnexions : Réseaux sur puce

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

CS-471: Advanced multiprocessor architecture

Multiprocessors are basic building blocks for all computer systems. This course covers the architecture and organization of modern multiprocessors, prevalent accelerators (e.g., GPU, TPU), and datacenters. It includes a research project on multiprocessors ...

Description

Cette séance de cours couvre les défis et les solutions liés au partitionnement du cache dans les systèmes à plusieurs cœurs, en se concentrant sur le schéma Vantage qui prend en charge le partitionnement du cache à grains fins. Il discute de différentes techniques de partitionnement, telles que le partitionnement de manière et PIPP, mettant en évidence leurs forces et leurs faiblesses. La séance de cours explore également les concepts de la division des régions gérées-non gérées et des partitions multiples dans les régions gérées. En outre, il se penche sur le schéma de Vantage, qui permet le partitionnement du cache pour les systèmes à plusieurs cœurs en fournissant une grande associativité par partition et une isolation stricte entre les partitions. La séance de cours se termine par une comparaison des différents schémas de partitionnement et une introduction aux interconnexions, y compris les topologies, le routage, le contrôle de flux et les réseaux sur puce.

Enseignant·e

Babak Falsafi

Enseignement et PhD Doctorant·es actuel·les Yuanlong Li, Simla Burcu Harma, Shashwat Shrivastava, Alexandros Poupakis, Shanqing Lin, Ayan Chakraborty, Pooria Poorsarvi Tehrani, Ali Ansari A dirigé les thèses EPFL de Pejman Lotfi Kamran, Sotiria Fytraki, Dejan Novakovic, Stavros Volos, Djordje Jevdjic, Ilknur Cansu Kaynak, Yusuf Onur Koçberber, Javier Picorel Obando, Alexandros Daglis, Mario Paulo Drumond Lages De Oliveira, Arash Pourhabibi Zarandi, Mark Johnathon Sutherland, Siddharth Gupta, Ognjen Glamoc

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Microprocesseur

Concepts associés (32)

Cache de processeur

Un cache de processeur est une antémémoire matérielle utilisée par l'unité centrale de traitement (CPU) d'un ordinateur pour réduire le coût moyen (temps ou énergie) de l’accès aux données de la mémoire principale. Un cache de processeur est une mémoire plus petite et plus rapide, située au plus près d'une unité centrale de traitement (ou d'un cœur de microprocesseur), qui stocke des copies des données à partir d'emplacements de la mémoire principale qui sont fréquemment utilisés avant leurs transmissions aux registres du processeur.

Cache hierarchy

Cache hierarchy, or multi-level caches, refers to a memory architecture that uses a hierarchy of memory stores based on varying access speeds to cache data. Highly requested data is cached in high-speed access memory stores, allowing swifter access by central processing unit (CPU) cores. Cache hierarchy is a form and part of memory hierarchy and can be considered a form of tiered storage. This design was intended to allow CPU cores to process faster despite the memory latency of main memory access.

Algorithmes de remplacement des lignes de cache

Article principal : mémoire cache Les mémoires caches dans les matériels informatiques sont le plus souvent partiellement associatives : une ligne de la mémoire principale ne peut être rangée que dans une partie bien définie de la mémoire cache. Dans le cas d'une mémoire cache logicielle, il est possible qu'elle soit totalement associative et gérée globalement. Dans les deux cas, se pose le problème de devoir dégager une place dans la mémoire cache, ou dans la partie de celle-ci concernée, lorsque celle-ci est pleine et qu'on veut y charger des données de la mémoire principale.

Cache prefetching

Cache prefetching is a technique used by computer processors to boost execution performance by fetching instructions or data from their original storage in slower memory to a faster local memory before it is actually needed (hence the term 'prefetch'). Most modern computer processors have fast and local cache memory in which prefetched data is held until it is required. The source for the prefetch operation is usually main memory.

Cache-oblivious algorithm

In computing, a cache-oblivious algorithm (or cache-transcendent algorithm) is an algorithm designed to take advantage of a processor cache without having the size of the cache (or the length of the cache lines, etc.) as an explicit parameter. An optimal cache-oblivious algorithm is a cache-oblivious algorithm that uses the cache optimally (in an asymptotic sense, ignoring constant factors). Thus, a cache-oblivious algorithm is designed to perform well, without modification, on multiple machines with different cache sizes, or for a memory hierarchy with different levels of cache having different sizes.

Afficher plus

Séances de cours associées (64)

Mémoire cache

Explore la conception de mémoire cache, les succès, les ratés et les politiques d'expulsion dans les systèmes informatiques, en mettant l'accent sur la localité spatiale et temporelle.

Cohérence de Cache : Principes et protocoles

Explore les défis de cohérence du cache, les protocoles et les solutions basées sur les répertoires dans les systèmes multi-cœurs.

Algorithmes en ligne: ratio concurrentiel

Couvre les algorithmes en ligne et le ratio concurrentiel dans les stratégies de mise en cache pour optimiser l'utilisation de la mémoire.

Caches - Performance

Explore l'évaluation des performances de la mémoire cache, couvrant les points de repère, la loi d'Amdahl, les performances du processeur, la hiérarchie de la mémoire, les optimisations de cache et les caches multiniveaux.

Hiérarchie de la mémoire : Analyse de la localisation spatiale et temporelle

Explore la signification de la mémoire cache par rapport à la localisation spatiale et temporelle, en mettant l'accent sur l'efficacité du cache en fonction des caractéristiques du programme.

Afficher plus

Concepts associés (32)

Cache de processeur

Cache hierarchy

Algorithmes de remplacement des lignes de cache

Cache prefetching

Cache-oblivious algorithm

Afficher plus