Séance de cours

Vérification et optimisation du timing

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Dans cours

CS-472: Design technologies for integrated systems

Hardware compilation is the process of transforming specialized hardware description languages into circuit descriptions, which are iteratively refined, detailed and optimized. The course presents algorithms, tools and methods for hardware compilation an ...

Description

Cette séance de cours couvre la vérification et l'optimisation de la synchronisation dans les circuits numériques, en se concentrant sur la vérification de la vitesse, les contraintes de retard d'E / S et les contraintes de temps de cycle. Il explique la modélisation de délai de grille et de réseau, les portes virtuelles et le calcul de propagation du signal. Des exemples illustrent les calculs de retard, les temps de préparation des données nécessaires et les chemins sensibilisables. Le concept de chemins critiques topologiques, de co-sensibilisation statique, de tests de détection de faux chemins et de problèmes importants de synchronisation des circuits sont également discutés.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Enseignant·e

Giovanni De Micheli

Expertise Technologies de conception pour les systèmes intégrés, tels que la synthèse, le codesign de HW/SW et la conception de basse puissance. Technologies de conception des systèmes sur les plateformes hétérogènes comprenant les composants électriques, et biologiques. En savoir plus Consulter svp http://si2.epfl.ch/~demichel/ Enseignement et PhD A dirigé les thèses EPFL de Abhishek Garg, Mohamed Haykel Ben Jamaa, Francesco Zanini, Ciprian Seiculescu, Cristina Boero, Hu Xu, Andrea Cavallini, Shashi Kanth

Source officielle

Concepts associés (32)

Analyse temporelle statique

L’analyse temporelle statique (en anglais : static timing analysis, TSA) est une méthode d'évaluation de la fréquence de fonctionnement d'un circuit intégré. Contrairement à l'analyse dynamique, elle ne nécessite pas l'usage de vecteur de test ni de simulation. Elle repose sur le calcul et l'addition des délais de chaque porte logique élémentaire d'un circuit. L'analyse temporelle statique permet de calculer le plus long chemin logique d'un circuit, le chemin critique.

Functional verification

Functional verification is the task of verifying that the logic design conforms to specification. Functional verification attempts to answer the question "Does this proposed design do what is intended?" This is complex and takes the majority of time and effort (up to 70% of design and development time) in most large electronic system design projects. Functional verification is a part of more encompassing design verification, which, besides functional verification, considers non-functional aspects like timing, layout and power.

Électronique numérique

L'électronique numérique concerne le système ou la technologie appliquée dont les caractéristiques sont exprimées par des valeurs de nombres, en anglais digital signifiant « chiffre ». La meilleure fiabilité lors de la transmission des signaux numérisés procure en principe, un contrôle de bout en bout de la chaîne des signaux. Le mode numérique permet de s'affranchir le plus souvent du bruit de fond, des parasites et autres artefacts lors de la transmission et améliore notamment le rapport signal sur bruit.

Délai de commutation

Le délai de commutation est le temps nécessaire à un commutateur pour recevoir complètement un paquet et le retransmettre sur un système à commutation de paquets en mode différé (ou mode Store and Forward). Le délai de commutation est généralement mesuré en multiples ou en fractions de seconde. Le délai peut différer légèrement, selon l'emplacement de la paire spécifique de points de terminaison de communication.

Circuit intégré

Le circuit intégré (CI), aussi appelé puce électronique, est un composant électronique, basé sur un semi-conducteur, reproduisant une ou plusieurs fonctions électroniques plus ou moins complexes, intégrant souvent plusieurs types de composants électroniques de base dans un volume réduit (sur une petite plaque), rendant le circuit facile à mettre en œuvre. Il existe une très grande variété de ces composants divisés en deux grandes catégories : analogique et numérique.

Afficher plus

Séances de cours associées (63)

Analyse de synchronisation : conception de circuits synchrones

Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.

L’effort logique : principes fondamentaux de la conception VLSI

Couvre la méthode d'effort logique pour optimiser le retard logique et l'impact de dimensionnement de la porte.

Circuits logiques numériques : modélisation CMOS et Verilog

Discute des circuits logiques numériques, en se concentrant sur la technologie CMOS et les techniques de modélisation Verilog.

Conception RTL semi-personnalisée: flux de conception et cellules standard

Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.

Introduction à la conception avancée VLSI

Couvre les concepts avancés de conception VLSI, y compris la conception personnalisée complète et l'ajout de préfixes parallèles.

Afficher plus

Concepts associés (32)

Analyse temporelle statique

Functional verification

Électronique numérique

Délai de commutation

Circuit intégré

Afficher plus