Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.

Séance de cours

Semicustom RTL Design: Backend

Dans cours

EE-429: Fundamentals of VLSI design

The course introduces the fundamentals of digital integrated circuits and the technology aspects from a designers perspective. It focuses mostly on transistor level, but discusses also the extension to large digital semicustom designs. ...

Description

Cette séance de cours couvre le flux de conception backend dans la conception ASIC semi-custom, à partir de la description RTL aux données de conception physique. Il explique le processus de construction de puces à partir d'IP et de cellules standard, en mettant l'accent sur les contraintes de synchronisation et la planification de l'alimentation. La séance de cours détaille les étapes impliquées dans le flux de conception du backend, telles que la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif. Il traite également de la planification au sol, de la détermination de la zone centrale, du placement des macros, de la planification de l'alimentation et de la distribution de l'horloge. L'importance des directives de placement des macros, des cartes de congestion, du routage global, de la synthèse de l'arbre d'horloge et du routage détaillé est mise en évidence.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Enseignant·e·s (2)

Alexandre Sébastien Julien Levisse

Andreas Peter Burg

Andreas Burg was born in Munich, Germany, in 1975. He received his Dipl.-Ing. degree in 2000 from the Swiss Federal Institute of Technology (ETH) Zurich, Zurich, Switzerland. He then joined the Integrated Systems Laboratory of ETH Zurich, from where he graduated with the Dr. sc. techn. degree in 2006. In 1998, he worked at Siemens Semiconductors, San Jose, CA. During his doctoral studies, he was an intern with Bell Labs Wireless Research for a total of one year. From 2006 to 2007, he held positions as postdoctoral researcher at the Integrated Systems Laboratory and at the Communication Theory Group of the ETH Zurich. In 2007 he co-founded Celestrius, an ETH-spinoff in the field of MIMO wireless communication, where he was responsible for the ASIC development as Director for VLSI. In January 2009, he joined ETH Zurich as SNF Assistant Professor and as head of the Signal Processing Circuits and Systems group at the Integrated Systems Laboratory. In January 2011, he became a Tenure Track Assistant Professor at the Ecole Polytechnique Federale de Lausanne (EPFL) where he is leading the Telecommunications Circuits Laboratory in the School of Engineering. In June 2018 he was promoted to the role of a Tenured Associate Professor. In 2000, Mr. Burg received the Willi Studer Award and the ETH Medal for his diploma and his diploma thesis, respectively. Mr. Burg was also awarded an ETH Medal for his Ph.D. dissertation in 2006. In 2008, he received a 4-years grant from the Swiss National Science Foundation (SNF) for an SNF Assistant Professorship. In his professional career, Mr. Burg was involved in the development of more than 25 ASICs. He is a member of the IEEE and of the European Association for Signal Processing (EURASIP). Research interests and expertise

Circuits and systems for telecommunications (wireless and wired)
Prototyping and silicon implementation of new communication technologies
Development of communication algorithms and optimization for hardware implementation
Low-power VLSI signal processing for communications and other applications
Digital integrated circuits
Circuits for image and video processing

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Application-specific integrated circuit

Concepts associés (32)

Physical design (electronics)

In integrated circuit design, physical design is a step in the standard design cycle which follows after the circuit design. At this step, circuit representations of the components (devices and interconnects) of the design are converted into geometric representations of shapes which, when manufactured in the corresponding layers of materials, will ensure the required functioning of the components. This geometric representation is called integrated circuit layout.

Conception assistée par ordinateur pour l'électronique

La CAO électronique (pour Conception assistée par ordinateur électronique), nommée également en anglais EDA (pour Electronic design automation), est la catégorie des outils servant à la conception et la production des systèmes électroniques allant des circuits imprimés jusqu'aux circuits intégrés. Le terme CAO est aussi utilisé pour désigner la CAO mécanique, la conception assistée par ordinateur et la fabrication assistée par ordinateur en électronique et en électrotechnique.

Conception de circuits intégrés

La conception (ou le design) de circuits intégrés (ou puces électroniques) consiste à réaliser les nombreuses étapes de développement (flot de conception ou design flow) nécessaires pour concevoir correctement et sans erreurs une puce électronique. Le point d'entrée est une spécification fonctionnelle qui décrit le fonctionnement voulu de la puce, ainsi que des contraintes non fonctionnelles (surface, coût, consommation...).

Standard cell

In semiconductor design, standard-cell methodology is a method of designing application-specific integrated circuits (ASICs) with mostly digital-logic features. Standard-cell methodology is an example of design abstraction, whereby a low-level very-large-scale integration (VLSI) layout is encapsulated into an abstract logic representation (such as a NAND gate). Cell-based methodology – the general class to which standard cells belong – makes it possible for one designer to focus on the high-level (logical function) aspect of digital design, while another designer focuses on the implementation (physical) aspect.

Timing closure

The Timing closure in VLSI design and electronics engineering is the process by which a logic design of a clocked synchronous circuit consisting of primitive elements such as combinatorial logic gates (AND, OR, NOT, NAND, NOR, etc.) and sequential logic gates (flip flops, latches, memories) is modified to meet its timing requirements. Unlike in a computer program where there is no explicit delay to perform a calculation, logic circuits have intrinsic and well defined delays to propagate inputs to outputs.

Afficher plus

Séances de cours associées (36)

Semicustom RTL Design : Frontend avec Synthesis Connectez-vous à Mediaspace pour regarder cette vidéo

Couvre les bases de la conception VLSI, en se concentrant sur le flux de conception semi-personnalisé.

Conception RTL semi-personnalisée: flux de conception et cellules standard Connectez-vous à Mediaspace pour regarder cette vidéo

Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.

Comment nous concevons les puces : le Digital VLSI Design Flow Connectez-vous à Mediaspace pour regarder cette vidéo

Explore les principes et les méthodologies de conception des circuits intégrés, couvrant les flux de conception, les styles VLSI, les niveaux d'abstraction et l'écosystème des semi-conducteurs.

Matériel Description Langues Connectez-vous à Mediaspace pour regarder cette vidéo

Explore l'histoire et l'importance des langages de description de matériel dans l'automatisation des processus de conception et la description du matériel parallèle.

Fondamentaux du design VLSI Connectez-vous à Mediaspace pour regarder cette vidéo

Couvre les bases de la conception VLSI, en se concentrant sur l'optimisation des circuits et la composition complexe du système.

Afficher plus

Concepts associés (32)

Physical design (electronics)

Conception assistée par ordinateur pour l'électronique

Conception de circuits intégrés

Standard cell

Timing closure

Afficher plus