Mediaspace scheduled maintenance: Aug 25, 2026 07:00 - 12:00 AM. During this time, videos will be temporarily unavailable. Check status updates.

Séance de cours

Exemples de calendrier

Description

Cette séance de cours traite d'exemples de programmation dans cinq architectures différentes, en comparant les calendriers d'exécution, les exigences du cycle et l'IPC d'un programme MIPS. Il traite des processeurs multicycles, des architectures pipelines, des chemins d'acheminement et de la programmation hors-commande.

Cette vidéo est disponible exclusivement sur Mediaspace pour un public restreint. Veuillez vous connecter à Mediaspace pour y accéder si vous disposez des autorisations nécessaires.

Regarder sur Mediaspace

Source officielle

Proximité ontologique

Génie informatique

Matériel informatique: Microprocesseur

Concepts associés (30)

Pipeline (architecture des processeurs)

330px|droite|Plan d'un pipeline générique à trois étapes En microarchitecture, un pipeline (ou chaîne de traitement), est l'élément d'un processeur dans lequel l'exécution des instructions est découpée en plusieurs étapes. Le premier ordinateur à utiliser cette technique est l'IBM Stretch, conçu en 1961. Avec un pipeline, le processeur peut commencer à exécuter une nouvelle instruction sans attendre que la précédente soit terminée. Chacune des étapes d’un pipeline est appelé étage.

Classic RISC pipeline

In the history of computer hardware, some early reduced instruction set computer central processing units (RISC CPUs) used a very similar architectural solution, now called a classic RISC pipeline. Those CPUs were: MIPS, SPARC, Motorola 88000, and later the notional CPU DLX invented for education. Each of these classic scalar RISC designs fetches and tries to execute one instruction per cycle. The main common concept of each design is a five-stage execution instruction pipeline.

Unité arithmétique et logique

L'unité arithmétique et logique (UAL, en anglais arithmetic–logic unit, ALU), est l'organe de l'ordinateur chargé d'effectuer les calculs. Le plus souvent, l'UAL est incluse dans l'unité centrale de traitement ou le microprocesseur. Elle est constituée d'un circuit à portes logiques. Les UAL peuvent être spécialisées ou pas. Les UAL élémentaires calculent sur des nombres entiers, et peuvent effectuer les opérations communes, que l'on peut séparer en quatre groupes : Les opérations arithmétiques : addition, soustraction, changement de signe, etc.

Bit slicing

Bit slicing is a technique for constructing a processor from modules of processors of smaller bit width, for the purpose of increasing the word length; in theory to make an arbitrary n-bit central processing unit (CPU). Each of these component modules processes one bit field or "slice" of an operand. The grouped processing components would then have the capability to process the chosen full word-length of a given software design. Bit slicing more or less died out due to the advent of the microprocessor.

Schedule

A schedule or a timetable, as a basic time-management tool, consists of a list of times at which possible tasks, events, or actions are intended to take place, or of a sequence of events in the chronological order in which such things are intended to take place. The process of creating a schedule — deciding how to order these tasks and how to commit resources between the variety of possible tasks — is called scheduling, and a person responsible for making a particular schedule may be called a scheduler.

Afficher plus

Séances de cours associées (37)

Amplificateurs neuronaux : interfaces et conception

Explore la conception de l'amplificateur neuronal, en mettant l'accent sur l'amplification à faible bruit et le traitement des signaux.

Conception de Datapath et de la logique de contrôle pour les instructions ISA Connectez-vous à Mediaspace pour regarder cette vidéo

Explore la conception de datapath et la logique de contrôle pour l'exécution des instructions ISA, en mettant l'accent sur le contrôle filaire et l'analyse des performances.

Architectures VLIW: Compilateurs et parallélisme de niveau d'instruction Connectez-vous à Mediaspace pour regarder cette vidéo

Couvre les architectures et les compilateurs VLIW, en se concentrant sur le parallélisme de niveau d'instruction et les techniques d'optimisation.

Processeur MIPS multi-cycles Connectez-vous à Mediaspace pour regarder cette vidéo

Explore la conception et l'analyse de performance d'un processeur MIPS multicycles comparé à un processeur monocycle, mettant l'accent sur les avantages et les inconvénients.

Exemples de calendrier Connectez-vous à Mediaspace pour regarder cette vidéo

Couvre des exemples de programmation dans différentes architectures et compare les exigences du cycle et l'IPC d'un programme MIPS.

Afficher plus

Concepts associés (30)

Pipeline (architecture des processeurs)

Classic RISC pipeline

Unité arithmétique et logique

Bit slicing

Schedule

Afficher plus