Couvre la planification dynamique dans les processeurs, en se concentrant sur l'exécution dans le désordre et la gestion efficace des dépendances d'instructions.
Introduit les bases de la cohérence du cache, couvrant l'organisation du cache, les protocoles de cohérence et les défis dans les hiérarchies de cache à plusieurs niveaux.
Couvre les techniques de prédiction et de spéculation dans la conception du processeur pour améliorer les performances et réduire les retards d'exécution.