Concept

Bus mastering

Le bus mastering (le « contrôle du bus ») est un mode de fonctionnement pour un bus informatique, qui permet à un périphérique connecté au bus, le bus master (le « contrôleur du bus »), de communiquer directement avec un autre périphérique présent sur le bus sans passer par le processeur. Le bus PCI gère ce mode de fonctionnement, qui est notamment utilisé par les contrôleurs IDE, les cartes réseau, les cartes graphiques PCI, etc.

Source officielle

https://fr.wikipedia.org/wiki/Bus_mastering

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Cours associés (3)

CS-471: Advanced multiprocessor architecture

Multiprocessors are basic building blocks for all computer systems. This course covers the architecture and organization of modern multiprocessors, prevalent accelerators (e.g., GPU, TPU), and datacenters. It includes a research project on multiprocessors ...

MATH-502: Distribution and interpolation spaces

The goal of this course is to give an introduction to the theory of distributions and cover the fundamental results of Sobolev spaces including fractional spaces that appear in the interpolation theory. Those notions are central to the study of partial dif ...

CS-476: Embedded system design

Hardware-software co-design is a well known concept in embedded system design.It is also a concept required in designing FPGA-accelerators in data-centers.This course teaches how to transform algorithms in smart hardware-software solutions. ...

Séances de cours associées (7)

Accès direct à la mémoire (DMA)

Explore l'accès direct à la mémoire (DMA) dans les microcontrôleurs, mettant l'accent sur le transfert de données efficace et la génération de signaux d'horloge pour les écrans LED.

Cohérence du cache de base

Introduit les bases de la cohérence du cache, couvrant l'organisation du cache, les protocoles de cohérence et les défis dans les hiérarchies de cache à plusieurs niveaux.

Dérivés faibles: définition et propriétés

Couvre les dérivés faibles, leurs propriétés et leurs applications en analyse fonctionnelle.

Afficher plus

Personnes associées (1)

Giovanni De Micheli

Expertise Technologies de conception pour les systèmes intégrés, tels que la synthèse, le codesign de HW/SW et la conception de basse puissance. Technologies de conception des systèmes sur les plateformes hétérogènes comprenant les composants électriques, et biologiques. En savoir plus Consulter svp http://si2.epfl.ch/~demichel/ Enseignement et PhD A dirigé les thèses EPFL de Abhishek Garg, Mohamed Haykel Ben Jamaa, Francesco Zanini, Ciprian Seiculescu, Cristina Boero, Hu Xu, Andrea Cavallini, Shashi Kanth

Graph Chat

Chattez avec Graph Search

Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.

AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.

Source officielle

https://fr.wikipedia.org/wiki/Bus_mastering

À propos de ce résultat

Cours associés (3)

CS-471: Advanced multiprocessor architecture

MATH-502: Distribution and interpolation spaces

CS-476: Embedded system design

Séances de cours associées (7)

Accès direct à la mémoire (DMA)

Explore l'accès direct à la mémoire (DMA) dans les microcontrôleurs, mettant l'accent sur le transfert de données efficace et la génération de signaux d'horloge pour les écrans LED.

Cohérence du cache de base

Introduit les bases de la cohérence du cache, couvrant l'organisation du cache, les protocoles de cohérence et les défis dans les hiérarchies de cache à plusieurs niveaux.

Dérivés faibles: définition et propriétés

Couvre les dérivés faibles, leurs propriétés et leurs applications en analyse fonctionnelle.

Afficher plus

Publications associées (1)

Grid-aware Scheduling and Control of Electric Vehicle Charging Stations for Dispatching Active Distribution Networks. Part-II: Intra-day and Experimental Validation

In Part-I, we presented an optimal day-ahead scheduling scheme for dispatching active distribution networks accounting for the flexibility provided by electric vehicle charging stations (EVCSs) and other controllable resources such as battery energy storage systems (BESSs). Part-II presents the intra-day control layer for tracking the dispatch plan computed from the day-ahead scheduling stage. The control problem is formulated as model predictive control (MPC) with an objective to track the dispatch plan se

arXiv2024

Personnes associées (1)

Giovanni De Micheli

Concepts associés (2)

System bus

A system bus is a single computer bus that connects the major components of a computer system, combining the functions of a data bus to carry information, an address bus to determine where it should be sent or read from, and a control bus to determine its operation. The technique was developed to reduce costs and improve modularity, and although popular in the 1970s and 1980s, more modern computers use a variety of separate buses adapted to more specific needs.

Accès direct à la mémoire

vignette|Entrée-sortie sans DMA vignette|Entrée-sortie avec DMA L'accès direct à la mémoire (en anglais DMA pour Direct Memory Access) est un procédé informatique où des données circulant de, ou vers, un périphérique (port de communication, disque dur) sont transférées directement par un contrôleur adapté vers la mémoire principale de la machine, sans intervention du microprocesseur si ce n'est pour lancer et conclure le transfert. La conclusion du transfert ou la disponibilité du périphérique peuvent être signalés par interruption.