Posez n’importe quelle question sur les cours, conférences, exercices, recherches, actualités, etc. de l’EPFL ou essayez les exemples de questions ci-dessous.
AVERTISSEMENT : Le chatbot Graph n'est pas programmé pour fournir des réponses explicites ou catégoriques à vos questions. Il transforme plutôt vos questions en demandes API qui sont distribuées aux différents services informatiques officiellement administrés par l'EPFL. Son but est uniquement de collecter et de recommander des références pertinentes à des contenus que vous pouvez explorer pour vous aider à répondre à vos questions.
thumb|Atmel AVR dans un boîtier DIP monté sur une carte Arduino AVR est le terme utilisé par Atmel pour désigner le cœur du processeur et la famille de microcontrôleurs qui le mettent en œuvre. Le cœur AVR possède les caractéristiques suivantes : architecture Harvard 8 bits RISC 32 registres de calcul divisés en 2 sous-ensembles : les registres r0 à r15 ne permettent pas de travailler avec les valeurs immédiates et les registres r16 à r31 le permettent. Jeu de 90 à 135 instructions (selon le composant). La plupart des instructions (sauf les instructions de saut ou d'accès mémoire) s'exécutent en un seul cycle processeur. L'architecture AVR met en œuvre un pipeline, ce qui permet d’exécuter une instruction par cycle d'horloge. Le cœur AVR atteint donc environ 1 Mips/MHz. Le cœur AVR a été optimisé pour exécuter du code produit par un compilateur C. Le cœur AVR possède 3 pointeurs 16 bits X, Y et Z mappés sur les registres 8 bits r26 à r31 (X=r26+r27, Y=r28+r29 et Z=r30+r31). Les 3 pointeurs permettent différents types d'indexation (indirecte, indirecte avec déplacement) avec ou sans pré ou post-incrémentation. les périphériques sont accessibles dans un espace d'adressage placé entre les registres et la SRAM (accessible entre autres par les instructions ld et st). Toutefois, un ensemble d'instructions spécialisées permet un accès plus pratique aux périphériques (instructions in et out) avec en particulier les instructions SBI (Set Bit in I/O) et CBI (Clear Bit in I/O) permettant respectivement de mettre à 1 et à 0 un bit dans les 32 premiers registres d'entrées/sorties. De plus les instructions in, out, sbi et cbi sont exécutées en un seul cycle. les registres r0 à r31 sont mappés sur l'espace RAM (adresse 0 à 31) ce qui permet d'y accéder par l'intermédiaire de X, Y et Z. les branchements sont nombreux et permettent de réaliser tous les cas de figure. le jeu d'instructions est conçu de telle manière que, bien que le cœur soit 8 bits, il est très aisé de réaliser des calculs sur 16, 24 ou 32 bits (etc.